Cyclone III PLL bug, Откуда дровишки(+) Опции

[des00]

Добрый день господа!

Есть у меня проект Cyclone III (25 ка, 7 ка в TQFP144 корпусе), наблюдается там занятнейший баг.

Схема следующая ClockGen -> FPGA -> АЦП. Тактирование АЦП идет от ПЛИС (так сделано для удешевления, на Cyclone I/II работает без проблем). Сигнал переноситься из третьей зоны найквиста на ПЧ, потом идет обработка. С генератора идет тактовая 96МГц. Для эксперимента сделано две сборки : 1. Клок для АЦП берется с ПЛИС напрямую со входного порта. 2 Клок для АЦП берется с PLL в режиме работы 1:1. В остальном прошивки абсолютно одинаковые. С выхода АЦП сигнал сливается на комп, где по нему строим фурье.

1 ая сборка спектр сигнала чистый, а вот на второй видно что принимается два спектра сигнала, нужный и мешающий, с отстройкой по частоте на пару МГц. В процессе копания платы в спектре выходного сигнала PLL нашлась частота, преобразование которой дает мешающий спектр. Вот история в картинках

Входной клок на ПЛИС 96МГЦ

Выходной клок с ПЛИС с работающей PLL

Частота, преобразование с которой крайне не айс

Та же частота когда работаем с 1 ой сборкой


PLL стоит в режиме Auto (хотя проверял режимы Low/Medium/High), частота ГУНа 576МГц. Главный вопрос откуда взялась частота в 336МГц? На плате нет источников сигнала такой, либо кратной частоты, на гармонику ГУНа это тоже не похоже. Еще вопрос что такого PLL сделала с чистым сигналом, что его так разнесло?

Питание ПЛИС и PLL сделано как по даташиту. В схеме стоят импульсники, но замена их на хороший лабораторный источник питания результатов не дает. И самое занятное что точно так же сделаны платы на Cyclone I/II, там таких проблем нет. Это особенность третьих сыклонов, или особенность корпуса ?

ЗЫ. Может быть Stewart Little поможет выяснить ситуацию

[des00]

Хроники расследования.

Нашелся источник этой частоты. Проект представляет собой демодулятор, большая часть которого (~15K логики из 25) хлопает по enable который идет на частоте 96/2 = 48МГц, еще ~5K на 24МГц. И это лезет 7ая гармоника этой частоты. Enable подается не тупо из одного источника на все блоки, а выстроен в цепочку. Т.е. заходит на модуль, который хлопает на нем, и через триггер выходит на следующий модуль. Выяснилось это с помошью введения динамического отключения enable цепочки на разных участках.

Т.е. наводка садиться внутри корпуса и немного зависит от разводки. Качество питания линий 1.2(цифра, аналог)/3.3/2.5 при отключении enable цепи не изменяется. Проверялось на осциллографе и панорамнике. ПЛИС обвешана кондерами по 1.2(цифра)/3.3 как новогодняя елка. 2.2/0.1/0.01 + танталы. По аналогу все как по документации. Источник 3.3В импульсный 6А/лабораторный 5А. Источник на ядро импульсный 6А, на 2.5В линейник. Тока на такой проект должно хватать. Пайка автомат, вероятность не пропая exposed pad мала. Кроме того эффект есть на серии плат. Проброс клока по самому короткому пути, вывод сигнала с PLL через PLL_OUTPUT ноги эффекта не дает.

Похоже что электромагнитная обстановка внутри выводных корпусов CycloneIII не фонтан %( Что же там происходит внутри у 40 ки в PQFP, остается только догадываться (она заложена у нас в паре проектов) %(

[cdg]

Интересно всетаки как она(наведенная помеха) пролезает в PLL, пробовали без компенсации фазы включить, по идее должно дать эффект.

[des00]

Интересно всетаки как она(наведенная помеха) пролезает в PLL, пробовали без компенсации фазы включить, по идее должно дать эффект.

это не пробывал. я сделал проще, взял генератор на 2*96 = 192. Поделил в альтере на триггере, до 96. Пустил на глобальный и на АЦП (т.е. PLL вообще убрал). Эффект тот же. Минут 5 парил в прострации, видя такое бл...во %)