реклама на сайте
подробности

 
 
> TLK3101, Потери пакетов
Corvus
сообщение Jan 12 2010, 17:16
Сообщение #1


Знающий
****

Группа: Свой
Сообщений: 771
Регистрация: 24-04-08
Из: Зеленоград
Пользователь №: 37 056



Доброго времени суток!
Краткое описание ситуации: есть 2 платы, между ними нужно наладить обмен по оптическому кабелю.
Каждая плата структурно: FPGA (Spartan 3E) -> SerDes (TLK3101) ->SFP модуль. Если на любой из плат, оптическим кабелем соединить вход и выход SFP модуля, то всё работает замечательно. Принимаю те же данные, что передаю. Т.е "петля" на каждой плате работает.

Но если соединить платы между собой, то идёт большая потеря пакетов (более 50%). Связь устанавливается, потом падает, потом снова восстанавливается. И так бесконечно. smile3046.gif

На вход FPGA поступает 66 МГц от кварцевого генератора, в FPGA умножается на 2, и на TLK3101 поступает 133 МГц.
Пробовал подавать 66 МГц на TLK3101 напрямую - не помогло. Врочем, для TLK3101 работа на такой частоте не гарантируется.

Собственно вопрос, куда копать, чтобы добиться устойчивой связи? rolleyes.gif
Может кто-нибудь работал с этим SerDes?

Заранее спасибо!

P.S. Страница с описанием TLK3101 http://focus.ti.com/docs/prod/folders/print/tlk3101.html
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
reddrug
сообщение Jan 13 2010, 09:13
Сообщение #2





Группа: Участник
Сообщений: 4
Регистрация: 13-07-05
Пользователь №: 6 745



Цитата(Corvus @ Jan 12 2010, 21:16) *
Доброго времени суток!
Краткое описание ситуации: есть 2 платы, между ними нужно наладить обмен по оптическому кабелю.
...
если соединить платы между собой, то идёт большая потеря пакетов (более 50%). Связь устанавливается, потом падает, потом снова восстанавливается. И так бесконечно. smile3046.gif


1. что за оптический модуль используется?
2. как Вы подключили параллельный приемный интерфейс tlk3101 к FPGA?
3. как ведут себя сигналы RX_DV/LOS и RX_ER при приеме битых пакетов?
Go to the top of the page
 
+Quote Post
Corvus
сообщение Jan 13 2010, 10:16
Сообщение #3


Знающий
****

Группа: Свой
Сообщений: 771
Регистрация: 24-04-08
Из: Зеленоград
Пользователь №: 37 056



1. Finisar FTLF1319P1BTL http://www.finisar.com/download_nG9CKZFTLF...L_Spec_RevA.pdf
2. Напрямую к одному банку.
3. RX_DV держится в единице, RX_ER переключается 1 в 0, и обратно.

Смущает то, что по отдельности, каждая плата по петле работает. Подозреваю, что всё дело в синхре. Попробую проверить с 2-мя генераторами по 133 МГц, подать прямо на SerDes, без использования PLL в FPGA.

Update:
Пока отвечал, RobFPGA предложил то же самое. biggrin.gif
Спасибо!

Попробую так сделать.
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 19th July 2025 - 17:52
Рейтинг@Mail.ru


Страница сгенерированна за 0.01376 секунд с 7
ELECTRONIX ©2004-2016