Помехоустойчивость LPC2xxx, Способны ли работать без гальвпанической развязки Опции

[Karol]

Есть задача переделать CAN IO модуль и сделать его с АРМом. В существующем модуле питание решено так, что внешних 24V стабилизируется без развязки на 12V, с которого питаются катушки реле, и далее стабилизируется на 5V, с которого питается логика. Сторона CAN питается через DC/DC преобразователь.

Какой опыт, способен АРМ работать в индустриальной среде без гальванической развязки ?

[zltigo]

- Время реакции как трамвайная остановка.

Ну во первых, не надо делать окончательных выводов из отрывка статьи. Для этого как минимум надо иметь:
- всю статью
- знать а как оно удругих-то в предлагаемых услових реализовано и можно-ли вообще ЛУЧШЕ
сделать? И намного лучше? И какой ценой?

Попробую чуть-чуть подтолкнуть к самостоятельному мышлению:
- У всех систем процессор+контроллер прерываний имеется задержка в единицы тактов для
того, что в отрывке статьи называется "синхронизатором". Это неизбежность. Возможно у кого-то
тактом больше-тактом меньше;
- Все процессоры вынуждены завершить после этого еще и выполняемую команду. Если эта команда длинная, то естественно время реакции растет. Хотите быстрее - НЕ ИСПОЛЬЗУЙТЕ ИХ, только
примитивные за один-пару тактов. будет ДАЖЕ лучше, чем с поминаемым здесь рефренсным 51 контроллером с его 12 тактами на команду;
- Время исполнения команды очень разное и зависит от удачи по вычитыванию из флэша? Да
разное. А кто-то придумал уже предсказатель наступающего прерывания? :-) НЕТ! Хотите избавиться
от этого - отключите - получите опять рефренсный 51 работающий на 20MHz c 50ns флэшем.
- далее в отрывке статьи начинается приплетание ко времени реакции еще и программ - типа
а вот если весь контекст сохранять тогда еще временииии.... А если с умом, то помеееенньше...
А, что в других контроллерах программы обработчики не нужны? Да я понимаю, что в идеале
иметь не только стек аппаратно переключенный но и свой набор регистров. Давайте назовите кто такое имеет.
- Далее вообще потрясающий факт :-))) типа если обрабатывается высокоприоритетное, то низкоприоритетное ждет. А, что на одноядерных чипах ДРУГАЯ реализация возможна? НЕТ.

В общем Вы прочитав статью с перечислением фактов и только фактов восприняли ее КАК ПЕРЕЧЕНЬ ФАТАЛЬНЫХ НЕДОСТАТКОВ исключительно LPC, что и явилось Вашей ошибкой.

На самом деле по сравнению с однокласниками, добавляются только потери из-за медленной
периферийной шины :-((. Это (я так думаю) похоже, что по быстому к ARM ядру повесили готовую периферию от своей 51 серии. Но сейчас уже пошли новые "быстрые" серии.

- Приоритетов можно сказать нет.

Три уровня глобальных FIQ VecIRQ IRQ и 16 векторных слотов для произвольного назначения приоритетов.. Может мы о разных контролерах разговариваем? Вроде нет :-(