Разводка клоков DDR (CK, CK#) Опции

[Victor®]

Здравствуйте!

Вот смотрю на рекомендации по разводке на один чип.
Приведена картинка для разводки DDR клоков CK и CK#.
Так вот - они не разведены как диф. пара, хотя выровнены по длине, что меня несколько смущает.
Предполагаю, что они сделаны как отдельные 50-омные sigle-ended.
Насколько такой подход корректен?

Тут пробегала информация, что есть "веяния" не делать диф. согласование 100 Ohm, а делать по 50 Ohm для каждого
сигнала в диф. паре.
Насколько это правильно и как лучше сделать 100 диф. или 50 SE?

Спасибо за внимание.

-- Успехов.

[max77]

Для быстрой Micron'овской памяти и быстрых АЦП с дифференциальным входом рекомендуют делать дифференциальную линию.
Сами разводили дифференциальной линией. Всё работает. К тому же в моём корпусе выводы этих сигналов удобно сделаны рядом. Рядом их разместили и в ПЛИС.
Но там частоты ~100 МГц.
У Вас же тактовый сигнал 4-16 МГц, если не ошибаюсь. Возможно, для этих скоростей не критично дифференциальная линия или нет.
И в не дифференциальном варианте проще делать согласование по длине.

[Victor®]

У Вас же тактовый сигнал 4-16 МГц, если не ошибаюсь.

Да нет... речь идет о тактовых DDR-интерфейса