Altium Designer - Broken-Net Constraint, Непонятно работает DRC. Опции

[Serg_Avdjushin]

Здравствуйте, коллеги!

Непонятно работает DRC.

4-х слойная плата: TOP, BOTTOM и два плана питания.

В планах питания есть большие закрашенные области - там металлизации во внутренних слоях быть не должно.

Странная вещь: если в такую область попадает VIA - переход проводника с TOP на BOTTOM, то в DRC сообщения в двух местах:

1) Via(s)/Pad(s) touching plane splitting primitives on following planes - это понятно. Тут вопросов нет.

2) Разорванные цепи, например:

Broken-Net Constraint ( (All) )
Net TIP-3

Net RING-3

Net TIP-2

...............


То есть, даны имена цепей, но не указаны какие ножки микросхем оторваны.
И всё дело в переходных отверстиях, которые попали в области, где убран металл в планах питания.
Если передвинуть переходное отверстие на место, где есть планы питания - ошибка "Broken-Net Constraint" пропадает.


В чём причина такого странного поведения и как получить чистый DRC?

[Владимир]

Трудно сказать без самого проекта.
Но где-то нахомутали точно

[Serg_Avdjushin]

Трудно сказать без самого проекта.
Но где-то нахомутали точно

Взял другой, готовый старый проект и начал экспериментировать.

Пытаюсь добиться возникновения ошибки.

Имеется цепь в виде ограниченной области на плане питания, которой присвоено нужное имя цепи.
Ошибок нет.

Ведём из переходного отверстия на этой цепи трассу в BOTTOM, ставим переходное отверстие в области, где нет металла в слое питания, ведем в отрезок в слое TOP.

Появляется ошибка Broken-Net Constraint ( (All) ).