реклама на сайте
подробности

 
 
> Altium Designer - Broken-Net Constraint, Непонятно работает DRC.
Serg_Avdjushin
сообщение Jan 31 2010, 10:35
Сообщение #1


Участник
*

Группа: Участник
Сообщений: 16
Регистрация: 13-02-07
Пользователь №: 25 316



Здравствуйте, коллеги!

Непонятно работает DRC.

4-х слойная плата: TOP, BOTTOM и два плана питания.

В планах питания есть большие закрашенные области - там металлизации во внутренних слоях быть не должно.

Странная вещь: если в такую область попадает VIA - переход проводника с TOP на BOTTOM, то в DRC сообщения в двух местах:

1) Via(s)/Pad(s) touching plane splitting primitives on following planes - это понятно. Тут вопросов нет.

2) Разорванные цепи, например:

Broken-Net Constraint ( (All) )
Net TIP-3

Net RING-3

Net TIP-2

...............


То есть, даны имена цепей, но не указаны какие ножки микросхем оторваны.
И всё дело в переходных отверстиях, которые попали в области, где убран металл в планах питания.
Если передвинуть переходное отверстие на место, где есть планы питания - ошибка "Broken-Net Constraint" пропадает.


В чём причина такого странного поведения и как получить чистый DRC?
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
Владимир
сообщение Jan 31 2010, 19:38
Сообщение #2


Гуру
******

Группа: Модераторы
Сообщений: 11 653
Регистрация: 25-03-05
Из: Минск
Пользователь №: 3 671



Что-то очень сложное
зачем из слоя Plane тянуть на Bottom затем на TOP
Получается как-то тут криво. Длинно и с переходами.
Plane для того и сесть, чтобы сразу на него, и концы вводу.

Но все равно там что-то нетак
Go to the top of the page
 
+Quote Post
Serg_Avdjushin
сообщение Jan 31 2010, 20:14
Сообщение #3


Участник
*

Группа: Участник
Сообщений: 16
Регистрация: 13-02-07
Пользователь №: 25 316



Цитата(Владимир @ Jan 31 2010, 23:38) *
Что-то очень сложное
зачем из слоя Plane тянуть на Bottom затем на TOP
Получается как-то тут криво. Длинно и с переходами.
Plane для того и сесть, чтобы сразу на него, и концы вводу.

Но все равно там что-то нетак


В проекте 2 плана питания.
Слоёв для разводки не хватает - частично используем для развоки один из планов.
Делаем так: ограничиваем по контуру в плане питания область, присваеваем ей нужное имя цепи. Подсоединяем к ней выводы нужных компонентов с помощью переходных отверстий.

(Это обычный приём, часто встречал в своих и чужих проектах.)

А теперь нам к этой цепи надо присоединить вывод разъёма.
(Разъём находимтся на краю платы. Вся область там без металла в планах питания - такие рекомендации.)

Цепь к разъёму ведём в Bottom и TOP - место для разводки есть.

Если там будет переходное отверстие, попавшее в область без металлизации в планах - выскакивает ошибка.



Цитата(OLEG_BOS @ Jan 31 2010, 23:35) *
Ну так Вас же просили выложить проект. Ну или хоть картинку выложите smile.gif А то телепаты все куда-то подевались sad.gif


Выкладываю простейший проект, показывающий появление Broken-Net Constraint ( (All) )
Прикрепленные файлы
Прикрепленный файл  TEST1.rar ( 45 килобайт ) Кол-во скачиваний: 26
 
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 20th July 2025 - 21:50
Рейтинг@Mail.ru


Страница сгенерированна за 0.01379 секунд с 7
ELECTRONIX ©2004-2016