Altium Designer - Broken-Net Constraint, Непонятно работает DRC. Опции

[Serg_Avdjushin]

Здравствуйте, коллеги!

Непонятно работает DRC.

4-х слойная плата: TOP, BOTTOM и два плана питания.

В планах питания есть большие закрашенные области - там металлизации во внутренних слоях быть не должно.

Странная вещь: если в такую область попадает VIA - переход проводника с TOP на BOTTOM, то в DRC сообщения в двух местах:

1) Via(s)/Pad(s) touching plane splitting primitives on following planes - это понятно. Тут вопросов нет.

2) Разорванные цепи, например:

Broken-Net Constraint ( (All) )
Net TIP-3

Net RING-3

Net TIP-2

...............


То есть, даны имена цепей, но не указаны какие ножки микросхем оторваны.
И всё дело в переходных отверстиях, которые попали в области, где убран металл в планах питания.
Если передвинуть переходное отверстие на место, где есть планы питания - ошибка "Broken-Net Constraint" пропадает.


В чём причина такого странного поведения и как получить чистый DRC?

[Владимир]

В приведенном примере нет указанных ошибок

Design Rule Verification Report
Date : 31.01.2010
Time : 22:28:43
Elapsed Time : 00:00:00
Filename : D:\!!!\TEST1\PCB1.PcbDoc
Warnings : 0
Rule Violations : 0


--------------------------------------------------------------------------------

Summary
Warnings Count
Total 0

Rule Violations Count
Short-Circuit Constraint (Allowed=No) (All),(All) 0
Un-Routed Net Constraint ( (All) ) 0
Clearance Constraint (Gap=0.254mm) (All),(All) 0
Power Plane Connect Rule(Relief Connect )(Expansion=0.508mm) (Conductor Width=0.254mm) (Air Gap=0.254mm) (Entries=4) (All) 0
Width Constraint (Min=0.254mm) (Max=0.254mm) (Preferred=0.254mm) (All) 0
Height Constraint (Min=0mm) (Max=25.4mm) (Prefered=12.7mm) (All) 0
Hole Size Constraint (Min=0.0254mm) (Max=2.54mm) (All) 0
Total 0

[Serg_Avdjushin]

В приведенном примере нет указанных ошибок

Design Rule Verification Report
Date : 31.01.2010
Time : 22:28:43
Elapsed Time : 00:00:00
Filename : D:\!!!\TEST1\PCB1.PcbDoc
Warnings : 0
Rule Violations : 0


--------------------------------------------------------------------------------

Summary
Warnings Count
Total 0

Rule Violations Count
Short-Circuit Constraint (Allowed=No) (All),(All) 0
Un-Routed Net Constraint ( (All) ) 0
Clearance Constraint (Gap=0.254mm) (All),(All) 0
Power Plane Connect Rule(Relief Connect )(Expansion=0.508mm) (Conductor Width=0.254mm) (Air Gap=0.254mm) (Entries=4) (All) 0
Width Constraint (Min=0.254mm) (Max=0.254mm) (Preferred=0.254mm) (All) 0
Height Constraint (Min=0mm) (Max=25.4mm) (Prefered=12.7mm) (All) 0
Hole Size Constraint (Min=0.0254mm) (Max=2.54mm) (All) 0
Total 0

???????????????
А у меня есть! :

Summary
Warnings Count
Via(s)/Pad(s) touching plane splitting primitives on following planes 2
Total 2

Rule Violations Count
Short-Circuit Constraint (Allowed=No) (All),(All) 0
Broken-Net Constraint ( (All) ) 1
Clearance Constraint (Gap=0.254mm) (All),(All) 0
Width Constraint (Min=0.254mm) (Max=0.254mm) (Preferred=0.254mm) (All) 0
Height Constraint (Min=0mm) (Max=25.4mm) (Prefered=12.7mm) (All) 0
Hole Size Constraint (Min=0.025mm) (Max=2.54mm) (All) 0
Total 1

[OLEG_BOS]

А у меня есть! :

Пробовал на Winter09 - у меня Ваш проект без ошибок DRC

[Serg_Avdjushin]

Пробовал на Winter09 - у меня Ваш проект без ошибок DRC

У меня 6.6.7903

Попробую завтра на более новом.


Спасибо большое всем откликнувшимся!