10_100_1000 Mbps tri-mode ethernet MAC core by Gao Jon, проект с Open Cores Опции

[TverBASS]

Возникла вот необходимость сделать железку с Ethernet'ом. В качестве Phy был выбран et1011, рулить им будет virtex4(без аппаратной поддержки gmii). С нуля описывать gmii не хотелось, потому решено было воспользоваться наработками товарища Gao Jon, стянутыми с Open Cores. И все бы ничего, да уж больно бедновата документация на это творение. И что меня удивило, это что нет шума вокруг этого проекта,хотя вроде штука вроде работает...
Мои вопросы вероятнее всего будут адресованы тем кто уже работал с этой реализацией МАК уровня, хотя возможно вы предложите альтернативные решения, более описанные и уже освоенные.
Вызвал трудности Host Interface. Как я понимаю он одновременно выполняет конфигурирование МАК модуля и по miim может работать с phy. Host interface это 16-битная шина данных на чтение,16 бит на запись, 8 бит адреса(?) и два управляющих сигнала. Как по этому интерфейсу изменять регистры самого мак модуля ясно, а как по нему посылать в et1011 32 битные слова не очевидно.
Так же не очень понятно назначение сигналов RX_mac_BE(1:0) и TX_mac_BE(1:0).
В общем если кто то имел опыт решения подобных проблем,поделитесь пожалуйста.

[PavelTs]

Ну раз никто ничего не написал, то попробую чуть поумничать, хотя по-моему буду освещать тривиальные понятия, которые Вам скорее всего знакомы. Так что не судите строго. Сам по себе MII и GMII для FPGA не представляет ничего сложного. Мы реализовали это для второго циклона. Работает без проблем. Главное в этом деле правильно развести плату и согласовать волновые сопротивления терминирующими резисторами и правиьным расчетом трасс. Тоже самое касается и высокочастотной части, которая находится в сторону "меди". Если согласующие резисторы находятся внутри корпуса микросхемы, то проблем скорее всего не возникнет. Теперь, что касается управления. В нашем девайсе используются линии MDIO и MDCLK, т.е. управление по последовательному порту, и мы это сделали на обычном микроконтроллере, который управляет всеми элементами нашего девайса. Там как раз все эти 16 разрядов данных и 8 адреса, как Вы и писали. Достаточно подробно это все описано в документах на DP83865 NSC, что есть в открытом доступе. Основная часть регистров - это первые 4, по-моему, они стандартизованы для всех Phy Ethertnet, но могу и ошибаться. По крайней мере 0-й точно АБСОЛЮТНО у всех одинаковый, а там как раз идут настройки скорости порта, разрешение Auto Negotiation и т.д. Т.е. самое главное Вы сможете почерпнуть оттуда. Другой вопрос, что реализовывать всю алгоритмику Вам придется в ПЛИСе, что как мне кажется, не удобно. Кроме того, наверняка Вам понадобятся и другие функции микросхемы, которые подключаются через специфические регистры.
Сам по себе MAC уровень, т.е. формирование 802.3 пакетов мы не реализовывали, т.к. задачи не стояло, мы сделали прозрачную железку. Поэтому по конкретно этому вопросу помочь врядли смогу. Да, добавлю, что мы использовали Phy DP83865 и 88E1119 от Marvell. Marvell рулит, т.к. ваще безпроблемная микросхема и потребляет не много, т.е. греется не сильно, можно не ставить радиатор.
Удачи в реализации!!!

Сообщение отредактировал PavelTs - Feb 2 2010, 11:41