Странности таймеров в STR912 Опции

[artur_off]

Наткнулся на одну неприятную особенность таймеров STR912.

Таймеры тактируются от PCLK. Частота PCLK 48 МГц. Надо организовать прерывание таймера через 1мкс. Значения регистра совпадения и предделителя рассчитаны правильно, но прерывание возникает с периодом больше чем 1 мкс.

В поисках по форуму, наткнулся на пост уважаемого AlexandrY:

Кстати, обнаружил, что програмный такт у STR в 1.4 раза длинее чем у LPC при выполнении из RAM.
Т.е. если симулятор для LPC покажет 60 000 000 тактов при выполнении процедуры, а потом измерить это время при выполнении на мекете с частотой ядра 60 Мгц то получим ровно 1 сек. Для STR91 получим 1.4 сек при выполнении из области DTCM RAM, а из области мапированной на AHB RAM еще длинее.

Но так как таймеры тактируются от сигнала PCLK да и сказанно там про программный такт, то как по мне частота тикания таймера от сказанного в цитате не зависит.

Тогда вопрос, изза чего таймер тикает медленее?

Попытка подключить источник тактового сигнала Fmstr вместо PCLK не увенчалась успехом.

Сообщение отредактировал artur_off - Jan 18 2010, 16:04

[artur_off]

То, что таймер считает не с нуля а с 0xFFFC знаю.
Ради интереса выставил сделал счетчик, который каждую секунду должен зажигать светодиод.

Но период не 1 сек, а примерно 1,3-1,5.

[koyodza]

Ради интереса выставил сделал счетчик, который каждую секунду должен зажигать светодиод.

Но период не 1 сек, а примерно 1,3-1,5.

Чушь какая-то.
Два-три года назад реализовывал проект на STR911, таймера использовал для генерации нескольких частот (использовались аналоговой частью прибора - как сигналы возбуждения, синхронными детекторами и т.п.). Никаких таких проблем не было. Если бы у меня частота отличалась хоть на 1%, просто ничего бы не работало.

У STR91 есть особенность работы, поищите в мануале Special interrupt mode control. Я плохо помню подробности, но смысл там в том, что при его использовании при выполнении программы RCLKDIV устанавливается в какое-то значение, а в прерываниях он кажись становится 1. Ну а вся пакость в том, что переключается не только тактовая ядра, но и все частоты, которые получаются из RCLK. Выход - отказаться от использования Special interrupt mode control

[artur_off]

<br />Чушь какая-то.<br />Два-три года назад реализовывал проект на STR911, таймера использовал для генерации нескольких частот (использовались аналоговой частью прибора - как сигналы возбуждения, синхронными детекторами и т.п.). <b>Никаких</b> таких проблем не было. Если бы у меня частота отличалась хоть на 1%, просто ничего бы не работало.<br /><br />У STR91 есть особенность работы, поищите в мануале Special interrupt mode control. Я плохо помню подробности, но смысл там в том, что при его использовании при выполнении программы RCLKDIV устанавливается в какое-то значение, а в прерываниях он кажись становится 1. Ну а вся пакость в том, что переключается не только тактовая ядра, но и все частоты, которые получаются из RCLK. Выход - отказаться от использования Special interrupt mode control<br /><br />

<br /><br /><br />

Это называется Special Interrupt mode IRQ(есть также для FIQ).
Этот режим выключен.

The special interrupt mode using IRQ causes the CPU to operate at full speed (fMSTR as
clock frequency) when the IRQ service routine reads the vector address register in the VIC
and jumps then to the specified interrupt routine with the speed selected by the RCLKDIV
clock divider.

Как я понял из перевода и диаграмм тактовых сигналов, если включен этот режим, то CPU тактируется от fMSTR, а обработчик прерывания от RCLK.

[Aprox]

Как я понял из перевода и диаграмм тактовых сигналов, если включен этот режим, то CPU тактируется от fMSTR, а обработчик прерывания от RCLK.

Кроме того, если бы происходило произвольное изменение PCLKDIV, то изменения частот таймеров и UART были бы в РАЗЫ, а наблюдаются всего проценты. Я тоже грешил на делитель для PCLK, но по здравому размышлению отказался. Больше похоже на PLL. Может ведь так быть, что присваивая настройки PLL для генерации 96МГц, на самом деле эта PLL генерит на несколько процентов меньше? Проверить это можно только частотомером с выхода, например, таймеров. Других способов я не вижу.

[artur_off]

Кроме того, если бы происходило произвольное изменение PCLKDIV, то изменения частот таймеров и UART были бы в РАЗЫ, а наблюдаются всего проценты. Я тоже грешил на делитель для PCLK, но по здравому размышлению отказался. Больше похоже на PLL. Может ведь так быть, что присваивая настройки PLL для генерации 96МГц, на самом деле эта PLL генерит на несколько процентов меньше? Проверить это можно только частотомером с выхода, например, таймеров. Других способов я не вижу.

Я тоже так думаю. У меня появился осциллограф, правда древний, как унты чукчи, но меряет частоту до 20 MHz. Надо попробовать измерить частоту например ШИМ.