PLL в AT91SAM7A3, Вопрос по диапазону выходных частот PLL Опции

[micronX]

Здравствуйте.
Решил сделать плату на AT91SAM7A3 для работы с MMC (SD-картой), но возникло несколько утверждений, которые друг с другом не стыкуются:

1) На входе блока тактирования может быть кварцевый резонатор 3-20 МГц.

http://pixs.ru/showimage/320JPG_2236855_495578.jpg

2) На выходе PLL диапазон значений 80-220 МГц (стр. 21 даташита для AT91SAM7A3)

http://pixs.ru/showimage/PLLJPG_9272259_495588.jpg

3) При этом процессор тактируется с частотой до 60 МГц.

http://pixs.ru/showimage/Taktbmp_4546754_495595.jpg


От частоты на выходе зависят значения фильтра, подключаемого к ножке PLLRC.
Программа, которая рассчитывает эти значения, доводит выходную частоту до 80ти.
Во всех проектах примерах, которые глядел, PLL настраивают на работу 48 МГц для работы USB.
Так как же его тактировать? Какой резонатор ставить на входе?
Спасибо.

Сообщение отредактировал micronX - Mar 2 2010, 15:37

[micronX]

Поправочка: выходная частота не может быть ниже 80МГц для любых SAM7 - A, S, SE, X.

А как же получить частоту тактирования хотя бы от 20 до 60ти?

http://pixs.ru/showimage/PLL2JPG_1351890_495994.jpg

Вот на этой схеме смотрим, что сначала делим частоту, потом задаём коэффициент умножения (если последовательно глядеть), а дальше PLLCK, которая не может быть 80 МГц.
Не пойму: как тактировать процессор частотой от 20 до 60, если на выходе PLL только больше 80
Или для него есть ещё какой-то свой делитель что ли, которого нет на этой схеме, а я плохо ищу...

[aaarrr]

А как же получить частоту тактирования хотя бы от 20 до 60ти?

Поделить после PLL. Смотрите Master Clock Prescaler на странице 155.