Spartan 3E SK, вопрос по памяти Опции

[Георгий 2]

Доброго времени суток, подскажите пожалуйста, на платке Spartan 3E SK есть флешка, как я понимаю в нее можно залить прогу и программировать ПЛИСину с нее без подключения к компу. Програмить ПЛИСину можно через обычный USB там есть JTAG эмулятор. Подскажите как зашить прогу во флешку, возможно ли это через USB или необходимо через JTAG?

[at89c51ed2]

2 hdl_student
Скачал Ваш пример, спасибо. Сам пытаюсь пописывать на V, будет интересно в образовательных целях.
2 Георгий 2

А по поводу подключения к CPLD, я имел ввиду другой камень. Мне в голову мысль пришла отладочник сваять своими силами, на CPLD 144, я знаю что picoblaze там не попрет, а вот хватит ли ее ресурсов на данный код мне не понятно, просто за время моего изучения ПЛИС у меня был S3eSK и Flex10k10 (от Альтеры) так на флекс эта хрень точно не влезет, а про CPLD я не знаю....

У Вас, что, отняли "кит" что ли? Не понятно, что Вы собираетесь изобрести на CPLD144, какой такой отладочник и зачем Вам для этого picoblaze ? По поводу ресурсов. Тут по моему всё просто. У Вас же есть рабочее описание, и Вы говорите, что оно у Вас работает. Так загляните в рапорт файл, там всё написано! Архитектуры конечно разные (CPLD <-> FPGA), но (ИМХО) индикатор этот должен влезть в CPLD, потому как в её архитектуре есть комбинационные блоки, предназначенные как раз для большого количества переменных в термах, что позволяет оптимальнее, чем ФПГА, решать задачи комбинационных автоматов. Структура же LUT в FPGA более подходит для арифметических задач и устройств реализуемых при помощи каскадируемых блоков. Если не прав, извините, пусть люди знающие меня поправят. Может Вам MAX II подойдёт? А что Вам так 10к10 не понравилась? Мне кажется, что для этого индикатора её хватит более чем. Есть ещё одна возможность - я открыл для себя RTL View-er . Так посмотрите в нём, что там "внутри" на уровне gate - ов у этого описания. Увидите схему, может сможете прикинуть. Во всяком случае количество триггеров точно можно посчитать.

Сообщение отредактировал at89c51ed2 - Mar 1 2010, 23:18

[Георгий 2]

2 Георгий 2

У Вас, что, отняли "кит" что ли? Не понятно, что Вы собираетесь изобрести на CPLD144, какой такой отладочник и зачем Вам для этого picoblaze ? По поводу ресурсов. Тут по моему всё просто. У Вас же есть рабочее описание, и Вы говорите, что оно у Вас работает. Так загляните в рапорт файл, там всё написано!

Нет кит не отняли просто есть задумка, а именно сделать собственный кит на базе этой CPLD. Но это пока надо сделать и надо подумать что стоит туда навесить. По поводу описания работает Verilog, а VHDL нет, с учетом того что я практикуюсь в VHDL этот вариант мне не подходит.

Может Вам MAX II подойдёт? А что Вам так 10к10 не понравилась? Мне кажется, что для этого индикатора её хватит более чем. Есть ещё одна возможность - я открыл для себя RTL View-er . Так посмотрите в нём, что там "внутри" на уровне gate - ов у этого описания. Увидите схему, может сможете прикинуть. Во всяком случае количество триггеров точно можно посчитать.

Ну с 10к10 я именно в максе и работал. Есть у меня сомнение что хватит ее для этого индикатора, с рудом на динамическую индикацию 6 семисегментных индикаторов хватило... Да и там сделан собственными усилиями нашего политеха учебный стенд, правдо зачем сделан непонятно, и что-то туда присобачить будет проблематично....
По поводу того как прикинуть по схеме, хватит ли места, мой навык еще далек от этого, но попробую, спасибо за совет...