Csygnal 8051F587 нет коннекта по С2, Сломали мозг... Опции

[theDoctor]

Комрады, помогите дельным советом. Фантазия закончилась....

Ситуация такая. взяли этот проц, Сделали плату. и с самого начала непоперло. 4 месяца их только везли. Есть Фирменный Silab JTAG/C2, называется EC3. распиновку полностью срисовывали с ИХ ДАТАШИТА на DK для этого проца. В результате не можем даже подконнектится. Переверули все Даташиты по С2, AppNoutes, нифига..., Может кто уже сталкивался, или не сталкивался но может чего присоветовать ?
Всем откликнувшимся - заранее СПАСИБО

Эскизы прикрепленных изображений

 

[theDoctor]

ВСЕМ ОГРОМНОЕ СПАСИБО за помощь, но пока победить не можем. покоцали схему. Дорвались до осоцилографа. И вот что имеем, сначала снимали СТАРТ ОБМЕНА с работающего девайса на F340.
Потом на нашем. На 587 почемуто ЗАГНУЛСЯ один Бит в Конце запроса, и линия перешла в низкий уровень. что за ерунда понять не можем, толи 587 пытается отвечать когда JTAG запрашиваент, толи 1 из 15....

Сообщение отредактировал theDoctor - Mar 10 2010, 10:15

Эскизы прикрепленных изображений

 

[AndreyS]

ВСЕМ ОГРОМНОЕ СПАСИБО за помощь, но пока победить не можем. покоцали схему. Дорвались до осоцилографа. И вот что имеем, сначала снимали СТАРТ ОБМЕНА с работающего девайса на F340.
Потом на нашем. На 587 почемуто ЗАГНУЛСЯ один Бит в Конце запроса, и линия перешла в низкий уровень. что за ерунда понять не можем, толи 587 пытается отвечать когда JTAG запрашиваент, толи 1 из 15....

Добрый день.

Вы еррату не пробовали почитать??

Я вот тут решил первым делом взглянуть на их еррату. Вот что там (в самом конце) я нашел:

B. Recovering a Device On the affected devices, it is not possible to connect to or reprogram the MCU using the Silicon Labs IDE once firmware is loaded that sets the VDD monitor to the high threshold. The Silicon Labs IDE C2 connection sequence first resets device before putting the device into the debug state. This C2 reset triggers the issue, preventing the IDE from connecting to the device. To recover a device that will not connect to the Silicon Labs IDE due to this issue, override the regulator using an external voltage supply. Use an external voltage supply that is higher than the high VDD monitor threshold. This will prevent the supply monitor from holding the device in reset, and the Silicon Labs IDE can then connect to the device and erase code space using the Tools → Erase Code Space menu option.

Читайте описание проблемы VDD монитора и борьбы с ней. Думаю что именно в ней дело.

Удачи.
PS Я с 410 так же трахался (генератор тактовый не запускался), пока еррату не почитал. Видимо действительно SiLabs последнее время пытаются как-то быстро захватить рынок чем то новым и не важно что ошибок куча. Последние чипы как правило выходят с исправлениями в ревизиях A или B.