реклама на сайте
подробности

 
 
> отказоустойчивость процессора, при реализации на SoPC
another_one
сообщение Mar 21 2010, 10:14
Сообщение #1


Местный
***

Группа: Участник
Сообщений: 252
Регистрация: 2-03-08
Пользователь №: 35 557



Здравствуйте.

Встал вопрос реализации оказоустойчивости процессора при реализации на SoPC.

Кроме того что можно мажорировать сами логические цепи, что можно сделать еще для повышения отказоустойчивости при работе в условиях ТЗЧ.

И какую архитектуру лучше взять за основу.

Заранее благодарен


--------------------
One Chip is All You Need
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
vladec
сообщение Mar 22 2010, 06:20
Сообщение #2


Профессионал
*****

Группа: Свой
Сообщений: 1 167
Регистрация: 3-10-05
Из: Москва
Пользователь №: 9 158



Первое что у Вас произойдет даже в условиях умеренного радиационного воздействия, так это стирание ячеек FLASH. Поэтому надо либо брать радиационно стойкую прожигаемую память, либо использовать во FLASH исправляющие коды и вести постоянную диагностику FLASH и ее регенерацию.
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 28th August 2025 - 17:53
Рейтинг@Mail.ru


Страница сгенерированна за 0.01369 секунд с 7
ELECTRONIX ©2004-2016