Подключаем DDR2 к CycloneIII, как лучше сделать. Опции

[torik]

Всем привет.
Мне бы для проекта нужна память: читать минимум 80Мслов/с (32 бит), записывать 8 каналов 10Мслов/с (32 бит). Типа 8 изображений на DVI выдать. Программа-максимум 165 МГц пиксельная на монитор. Планирую использовать EEP3C780F. Самое простое решение напрашивается - поставить 4 SDRAMх32. Но это гораз много выводов и дубово как-то.
Хотелось бы все-таки попробовать DDR/DDR2. Почитал про этот самый DDR, поглядел примеры схем отладок и пришел к выводу, что обязательно накосячу на этапе проектирования схемы или ПП, тем более что не избежать БГА корпусов, кучи мелких терминирующих резисторов и фильтрующих кондеров (это сильно удорожает монтаж)...
Мне бы какое-нибудь попроще решение, например SO-DIMM DDR2. Насколько я понимаю, в этом случае не надо согласующих резисторов и разводка платы упрощается.
Мне бы пример схемы/разводки, дабы содрать это дело с минимумом ошибок, вроде вот такой платы:
http://www.terasic.com.tw/cgi-bin/page/arc...17&PartNo=1
Ну или чё-нибудь еще посоветуйте...

[DmitryR]

Мне бы для проекта нужна память: читать минимум 80Мслов/с (32 бит), записывать 8 каналов 10Мслов/с (32 бит).

Шестнадцатиразрядная DDR2/266 думаю потянет.

тем более что не избежать БГА корпусов,

Это правда - но сама ПЛИС-то все равно будет в BGA.

кучи мелких терминирующих резисторов и фильтрующих кондеров (это сильно удорожает монтаж)...

Я приделывал DDR2 на таких скоростях к третьему Циклону используя единственный резистор на дифференциальный клок. OCT/ODT рулит, только надо отмоделировать и выбрать чип памяти с не самыми крутыми фронтами - у меня на моделях выходное сопротивление буфера получалось у разных микрух от 18 до 27 ом где-то, и если первое без резисторов звенит на модели аццки, то второе заработало без проблем.

Мне бы какое-нибудь попроще решение, например SO-DIMM DDR2. Насколько я понимаю, в этом случае не надо согласующих резисторов и разводка платы упрощается.

Не надо только торцевых, а на Vtt надо. На одной планке от них разумеется можно пробовать отказаться, но тоже надо моделить. А раз уж моделить - проще поставить один чип на 16 бит и не мучаться.

Мне бы пример схемы/разводки, дабы содрать это дело с минимумом ошибок, .
..
Ну или чё-нибудь еще посоветуйте...

HyperLynx курите, он несложный. Без него лезть делать скоростные интерфейсы не стоит. Правда.