Вопросы по mobile DDR SDRAM памяти и ее контролеру, Проблема с генерацией контролера DDR SDRAM Опции

[White]

Может кто сможет подсказать:
Необходимо получить контролер DDR SDRAM. В устройстве использованы 4 корпуса 32Мх16 Samsung K4X51163PC-L(F)E/GC3. Естественно такой микросхемы MIG не знает, пытаюсь выставить параметры корпуса в ручную.
А вот теперь проблема - в генераторе задан диапазон значений и эти значения не подходят для моей памяти (пример: Address and Control Input setup time имеет диапазон до 1100 ps, а для указанной схемы памяти он 1300 ps), и соответственно, данное значение нельзя ввести
Может кто подскажет как выкручиваться?
PS Такая же ситуация свойственна для Micron MT46H16M16LF-75.

[White]

Да вот и у меня такое ощущение.
Может кто знает как отыскать С А S T, Inc. D D R/D D R2 S D R A M Controller ? Он вроде бы поддерживает mobile DDR для Virtex-4.

[gosha]

Да вот и у меня такое ощущение.
Может кто знает как отыскать С А S T, Inc. D D R/D D R2 S D R A M Controller ? Он вроде бы поддерживает mobile DDR для Virtex-4.

Есть cast sdr sdram контроллер. Если поможет...

[White]

Cast sdr sdram контроллер я здесь видел, спасибо, но боюсь он мне не как не поможет. Вот незадача однако...

[DmitryR]

Так надо ж было этот вопрос решать наверное до того, как плату делать. Посмотрите на OpenCores - там несколько DDR контроллеров есть. Вообще не понимаю смысла к Virtex-4 ставить Mobile DDR - экономия на спичках IMHO.

[White]

Так надо ж было этот вопрос решать наверное до того, как плату делать. Посмотрите на OpenCores - там несколько DDR контроллеров есть. Вообще не понимаю смысла к Virtex-4 ставить Mobile DDR - экономия на спичках IMHO.

Ну выходит так как нужно далеко не всегда, особенно, когда ТЗ на разработку выдается теми кто совсем ничего не понимает в нем, большая часть условий задачи не оговорена. В общем что сделано то сделано, но задачи с меня снимать все равно ни кто не хочет. Это была лирика.
Теперь вопрос к тем кто писал что-то похожее на DDR контролер


tCK = 12 ns tAC = 2-8 ns




Вопрос заключается в том, как обеспечить надежный захват данный?
Может у кого есть здравые мысли как это сделать, но не излишне сложно?

[DmitryR]

Мысли есть: сгенерируйте с помощью MIG контроллер и посмотрите. Без излишних сложностей там IMHO не получится - обычно требуется калибровка IODELAY, и у памяти случаются недокументированные косяки, как показывает анализ комментариев в коде фирменных контроллеров. Так же еще посмотрите, какой стандарт ввода-вывода вы будете использовать: мне кажется, что у LPDDR свой стандарт какой-то, у новых ПЛИС он выделен в отдельный стандарт ввода-вывода, а вот в Virtex-4 - нет. Поэтому для начала просто попробуйте регистр режима прочитать, убедитесь что у вас память и ПЛИС электрически совместимы.

[White]

Мысли есть: сгенерируйте с помощью MIG контроллер и посмотрите. Без излишних сложностей там IMHO не получится - обычно требуется калибровка IODELAY, и у памяти случаются недокументированные косяки, как показывает анализ комментариев в коде фирменных контроллеров.

Мдя, не просто там разобраться... ладо это-то я делаю.

... Так же еще посмотрите, какой стандарт ввода-вывода вы будете использовать: мне кажется, что у LPDDR свой стандарт какой-то, у новых ПЛИС он выделен в отдельный стандарт ввода-вывода, а вот в Virtex-4 - нет. Поэтому для начала просто попробуйте регистр режима прочитать, убедитесь что у вас память и ПЛИС электрически совместимы.

LVCMOS там.

У меня возник вопрос - на ниже приведенном рис 17 и на выше приведенном рис 30 есть задержки.


Вопрос в том, откуда они возникают?
И с чем связан такой разброс фронтов DQ? так в стандарте я не нашел ничего похожего.
Просвятите, если кто знает?

[BarsMonster]

И с чем связан такой разброс фронтов DQ? так в стандарте я не нашел ничего похожего.
Просвятите, если кто знает?

Ну так это видимо показывают, что в реальности проводники разной длины по шине DQ + внутри плисины все не одинаковой длины...
17см дороги = 1нс