Вопросы по mobile DDR SDRAM памяти и ее контролеру, Проблема с генерацией контролера DDR SDRAM Опции

[White]

Может кто сможет подсказать:
Необходимо получить контролер DDR SDRAM. В устройстве использованы 4 корпуса 32Мх16 Samsung K4X51163PC-L(F)E/GC3. Естественно такой микросхемы MIG не знает, пытаюсь выставить параметры корпуса в ручную.
А вот теперь проблема - в генераторе задан диапазон значений и эти значения не подходят для моей памяти (пример: Address and Control Input setup time имеет диапазон до 1100 ps, а для указанной схемы памяти он 1300 ps), и соответственно, данное значение нельзя ввести
Может кто подскажет как выкручиваться?
PS Такая же ситуация свойственна для Micron MT46H16M16LF-75.

[White]

Ну то что он не заработает это 100%, дело в том, что координально отличается инициализация памяти и ее чтение. Запись практически аналогична.
Сейчас суть в том, что надо понять сейчас можно ли захлопывать данных на фронтам CLK?
Про все прочие особенности пока речи не идет.

[dspx]

Ну то что он не заработает это 100%, дело в том, что координально отличается инициализация памяти и ее чтение. Запись практически аналогична.
Сейчас суть в том, что надо понять сейчас можно ли захлопывать данных на фронтам CLK.
Про все прочие особенности пока речи не идет.

Сорри, не увидел что речь идет про LPDDR, слишком часто по топику сквозит DDR/DDRII. Но и в этом случае не все так сложно, как можно подумать. Тут все отличия этих стандартов http://download.micron.com/pdf/technotes/DDR/tn4615.pdf. Переделать инциализацию и диаграмму чтения не так сложно. Я долго ковырял МИГи, модуль отвечающий за арбитраж практически один и тот же. Можете сами сравнить исходники разных контроллеров. Различия в некоторых кусках конвеера управляющих сигналов, но зная как должны выглядеть диаграммы , можно доковырять логику и переделать контроллер под нужный стандарт. Понятно что при том при всем придется подкрутить констрейны. Все решаемо с помощью симуляции нетлиста бэканнотированного sdf файлом.