Вопрос по работе SPI, Прием по SPI с помехами Опции

[dmitry_michalych]

Всем доброго времени суток.
Исходные данные - SPI в ATMeg'e стоит в режиме slave, примерно раз в 10-15 секунд принимается посылка из 7 байт, которые раз от раза не меняются. CPOL=0, CPHA=1. Если в промежутках "тишины" на входе CLK проскочит короткий помеховый импульс, SPI воспримет его как приход первого бита? И в следующем пришедшем байте потеряется последний бит?
Как с этим бороться?

[dmitry_michalych]

на мастера мне никак не повлиять. Думаю SCK завести на INT и отсчитывать время между фронтами клока, скорость передачи известна, благо контроллеру кроме как транслировать делать больше нечего

[zltigo]

Думаю SCK завести на INT и..

Тогда уж через общий буфер типа триггерка шмидта и одновибратора, ибо ловить невнятную помеху два входа однообразно не обязаны.