Вопрос по работе SPI, Прием по SPI с помехами Опции

[dmitry_michalych]

Всем доброго времени суток.
Исходные данные - SPI в ATMeg'e стоит в режиме slave, примерно раз в 10-15 секунд принимается посылка из 7 байт, которые раз от раза не меняются. CPOL=0, CPHA=1. Если в промежутках "тишины" на входе CLK проскочит короткий помеховый импульс, SPI воспримет его как приход первого бита? И в следующем пришедшем байте потеряется последний бит?
Как с этим бороться?

[dmitry_michalych]

Про crc это уже другое. Собственно интересовало именно то, что если в качестве клока приходит ахинея из импульсов разной длительности, SPI-ю все равно, на восьмом спаде скажет, что у него байт готов. Думал, может там есть какие-то механизмы, как у com-порта, типа щучить отклонения в скорости передачи, тайм-ауты..

[rezident]

Про crc это уже другое.

Почему другое? Контроль целостности данных это самый основной вопрос при передаче этих данных по любым линиям связи.

Думал, может там есть какие-то механизмы, как у com-порта, типа щучить отклонения в скорости передачи, тайм-ауты..

Дык SPI - синхронный интерфейс, UART - асинхронный.