Цитата(YIG @ May 4 2010, 00:34)

А можете показать модель ADIsimPLL? Дело в том, что у меня в начале тоже были полные несовпадения, но теперь кое-что начало получаться, но только пока на активных фильтрах. Только тут, на форуме, подсказали что несовпадение в моделях с пассивными фильтрами вызвано нулевой установкой тока утечки по умолчанию. Может быть у Вас тоже такая ситуация?
Выкладываю, свой проект в ADIsimPLL вместе с библиотеками для ГУНа и входного опорного сигнала.
Кратко о гетеродине:
Фиксированная выходная частота 8,08ГГц
Частота сравнения 10МГц
ГУН: HMC506LP4
Делитель: HMC433
ФАПЧ: ADF4112
параметры фильтра на схеме
Измерения проводил на FSUP26, от него же брал опорную частоту 10МГц.
В результате измерений получил на 8-10 дБ более высокий уровень ФШ. Причем параметры кольца оптимизировались в процессе настройки.
Модель с измеренными значениями начинает совпадать при выборе частоты сравнения в 1МГц, т.е. увеличении общего уровня ФШ.
В нее заложены параметры кольца, полученные после оптимизации.
В общем всячески пытался понять где правда...
Кривые измеренных ФШ приведены для двух гетеродинов, при измерениях был включен режим подавления дискретных составляющих, правда было их не так и много
Посмотрите, жду комментариев...
Цитата(VitaliyZ @ May 4 2010, 15:14)

Хлопотно это в АДС.
Можно начать с DesignGuide/PLL в Schematics.
А что это если не секрет?
Такого вообще-то не должно быть — но исключать такого нельзя.