Трассировка SDRAM Опции

[koluna]

Здравствуйте!

Прошу покритиковать, выслушаю конкретные рекомендации.

САПР - OrCAD.
ПП - 4 слоя (внутренние слои - общая цепь и питание +3.3 В, на рисунке не показаны).
Дорожки - 8 мил.
Дорожки цепей питания и общей - 11 мил.
Зазоры - 8 мил.
Трасировка шины данных - точка-точка, шины адреса и линий управления - Т-образная.

SDRAM - MT48LC16M16A2P-75IT.
МК - AT91SAM9XE512-QU.

Хотелось бы как-нибудь обжать трассировку памяти и микроконтроллера, чтобы меньше места она занимала.
Последовательные резисторы и терминирующие резисторы в цепи МК-память пока не поставил.
Насколько это принципиально? Как зависит от частоты и длины трасс необходимость их присутствия?
Рядом с МС памяти - электролиты 10 мкФ. Нормально ли я их расположил с точки зрения выполняемых ими функций?

Благодарю заранее!

Эскизы прикрепленных изображений

 

Прикрепленные файлы

 Memory___SDRAM.pdf ( 169.85 килобайт ) Кол-во скачиваний: 338

 

[AlexN]

про 28 ногу провой sdram согласен с aaarrr, лучше сделать как у левой. Кашерность T-соединения лучше промоделировать в гиперлинксе, у оркада вроде есть туда экспорт. Важно: правильный стэк печатной платы, а именно расстояние от слоев разводки до слоя земли/питания для обеспечения целостности сигналов и импедансов. Для ваших ширин (8mil) 0.178мм даст примерно 60 ом, что вполне допустимо, 0.127мм - 50ом, что "типа идеально". Общюю необходимую толщину платы подгоняете толщиной core (между двумя внутренними слоями).
последовательный резистор в цепи клоков - обязателен, в остальных - "не повредит" - точно. И еще, для полного счастья зазор от линии клоков до соседних делается 2x от ширины проводника - для уменьшения crosstalk от соседей.

В целом, если первый раз - очень неплохо.

[Uree]

про 28 ногу провой sdram согласен с aaarrr, лучше сделать как у левой. Кашерность T-соединения лучше промоделировать в гиперлинксе, у оркада вроде есть туда экспорт.

Не те здесь еще скорости, чтоб без моделирования не работало. Они даже на обычном ДДРе еще не будут "теми", так что можно не напрягаться.

Для ваших ширин (8mil) 0.178мм даст примерно 60 ом, что вполне допустимо, 0.127мм - 50ом, что "типа идеально".

Что-то Вы здесь не то насчитали. Для начала 8мил равно не 0.178мм, а 0.203мм. Во-вторых уменьшение ширины трассы при неизменном стэке работает с точностью до наоборот - уменьшая ширину увеличиваем импеданс трассы, а у Вас он почему-то уменьшается(кстати поэтому питания лучше делать как можно шире). В-третьих 50 Ом совсем и не требуется для СДРАМа, это строгое требование для ДДР2, причем уже для быстрых. А здесь 55-65 Ом обычно применяется.

Правая сторона ARMа (рис) так и просится в разводку не через множественные-лишние переходные, а именно сдвинув SDRAM влево

Ну просится, да. Распиновка явно рассчитана на последовательную трассировку шины адресов. Но человек принципиально делал Т-образную. А я советуя вначале понятия не имел о распиновке проца А обычно встречающаяся распиновка предполагает именно Т-трассировку адресов. Теперь тоже рекомендовал бы сделать эту шину последовательной, что кстати вполне допустимо. Помнится на AT91RM9200 именно так эта шина и выглядела...

[AlexN]

Что-то Вы здесь не то насчитали. Для начала 8мил равно не 0.178мм, а 0.203мм. Во-вторых уменьшение ширины трассы при неизменном стэке работает с точностью до наоборот - уменьшая ширину увеличиваем импеданс трассы, а у Вас он почему-то уменьшается(кстати поэтому питания лучше делать как можно шире). В-третьих 50 Ом совсем и не требуется для СДРАМа, это строгое требование для ДДР2, причем уже для быстрых. А здесь 55-65 Ом обычно применяется.

речь шла о расстоянии до слоя земли - 0.178мм и 0.203мм, почему такие числа - видимо это стандартные толщины препрегов