FPGA Undervolt/Underclock, Уменьшаем электропотребление. Опции

[XShocK]

Есть задача уменьшить потребление Cyclone 3 120K до минимума. Первая мысль пришедшая в голову - уменьшить напряжение VCCint. Кто пробовал такой способ, отпишитесь пожалуйста. Реализуемая максимальная частота после синтезации дизайна на 50% выше желаемой, так что в принципе есть место для уменьшения напряжения. Насколько посстрадает Fmax если уменьшить Vcore скажем с 1.2В до 1.0В? А так-же, насколько уменьшиться потребление? Altera не говорит ни слова о вариации напряжения VCCint. В принципе уменьшение VCCpll тоже может помочь.

[des00]

Есть задача уменьшить потребление Cyclone 3 120K до минимума. Первая мысль пришедшая в голову - уменьшить напряжение VCCint.

Нарушение требований производителя по питанию, потенциальный геморой. Лучше проект надо было писать так, что бы меньше жрало.