FPGA Undervolt/Underclock, Уменьшаем электропотребление. Опции

[XShocK]

Есть задача уменьшить потребление Cyclone 3 120K до минимума. Первая мысль пришедшая в голову - уменьшить напряжение VCCint. Кто пробовал такой способ, отпишитесь пожалуйста. Реализуемая максимальная частота после синтезации дизайна на 50% выше желаемой, так что в принципе есть место для уменьшения напряжения. Насколько посстрадает Fmax если уменьшить Vcore скажем с 1.2В до 1.0В? А так-же, насколько уменьшиться потребление? Altera не говорит ни слова о вариации напряжения VCCint. В принципе уменьшение VCCpll тоже может помочь.

[Methane]

Есть задача уменьшить потребление Cyclone 3 120K до минимума. Первая мысль пришедшая в голову - уменьшить напряжение VCCint. Кто пробовал такой способ, отпишитесь пожалуйста. Реализуемая максимальная частота после синтезации дизайна на 50% выше желаемой, так что в принципе есть место для уменьшения напряжения. Насколько посстрадает Fmax если уменьшить Vcore скажем с 1.2В до 1.0В? А так-же, насколько уменьшиться потребление? Altera не говорит ни слова о вариации напряжения VCCint. В принципе уменьшение VCCpll тоже может помочь.

Тактовые уменьшайте лучше. Я не помню, можно в циклоне изменять динамически частоту, но включать/выключать кажись можно было.

[Sergey'F]

Тактовые уменьшайте лучше. Я не помню, можно в циклоне изменять динамически частоту, но включать/выключать кажись можно было.

В Cyclone III есть возможность динамически как реконфигурировать ФАПЧ, так и управлять включением тактового импульса на выходе ФАПЧ.
Плюс, естественно, стоит включить оптимизацию по энергопотреблению на этапе разводки. Для Cyclone III это поддерживается.
Ну а если не устроит - как было сказано выше, менять проект.
Естественно, все это мало влияет на статическое потребление.