Цитата(Kuzmi4 @ May 21 2010, 15:31)

Занимательный документик
а что вы понимаете под
??
Имеется ввиду, что стирание/запись/чтение/bad block коррекцию производит хост девайс через доступ к ПЛИС. Как будет расчитываться ECC еще не определился, в смысле программно или аппаратно. По возможности лучше бы сразу иметь блок со встроенным блоком контроля и коррекцией ошибок.
Цитата(DmitryR @ May 21 2010, 15:47)

Смех там, мост из SRAM интерфейса в NAND. То есть скорость будет никакая, wear leveling неясно как делать, etc. Смотрите сами, короче.
Спасибо, DmitryR. Единственно с VHDL у меня напряг, а придеться скорее всего дорабатывать под свои нужды. Посмотрю исходники, если не поможет буду рыть дальше.