Синхронный сброс в триггерах на verilog, порождение мультиплексора на входах, quartus, семейство stratix4 Опции

[bogaev_roman]

Есть следующий код

Код

always @(posedge clk)
    if (~rst_sync) out_sync<=1'b0;
        else out_sync<=in;

Вроде стандартное описание D-триггера с синхронным сбросом, только вот сброс на планере подключается не к sclr, а вешается на мультиплексор перед информационным входом. Вроде ничего страшного - дополнительных ресурсов минимум, по частоте не влияет, вот только непонятно - зачем этот мультиплексор, вроде стандартный триггер физически на ПЛИС есть? Были раньше на форуме подобные темы описаны и вроде настройки выставляю
Allow Synchronous Control Signals
Force Use of Synchronous Clear Signals
Auto Clock Enable Replacement
мультиплексор все равно остается, меняя вид...
плюньте ссылкой, если не сложно, ну или объясните в чем проблема. Квартус косячит с описанием или я уже разучился на verilog писать элементарную схемотехнику?

Сообщение отредактировал bogaev_roman - May 29 2010, 00:35

[dvladim]

У меня вообще получается не пойми что.
...
Как при синхронном сбросе завести in на en вход триггера?

Получается как раз понятно что. Чтобы en шел на триггер, приоритет en должен быть выше сброса.

Асинхронный сброс заводится на счетчик в качестве синхронного сброса.
При неблагоприятном стечении обстоятельств триггеры регистра могут попасть в метастабильное состояние, но при инкременте счетчик выходит из метастабильности, если понимать, что пройдя через второй и тем более через третий триггер в цепочке последовательно соединенных триггеров явление метастабильности с огромной вероятностью устраняется. А счетчик есть не что иное, как последовательно соединенные триггеры.
Вопрос: это полный бред или имеет право на жизнь?

Бред. Вы сейчас сказали, что счетчик и сдвиговый регистр это одно и тоже. Достаточно очевидно что это не так?
Триггер, попадающий в метастабильность, должен идти только на вход другого триггера.