Синхронный сброс в триггерах на verilog, порождение мультиплексора на входах, quartus, семейство stratix4 Опции

[bogaev_roman]

Есть следующий код

Код

always @(posedge clk)
    if (~rst_sync) out_sync<=1'b0;
        else out_sync<=in;

Вроде стандартное описание D-триггера с синхронным сбросом, только вот сброс на планере подключается не к sclr, а вешается на мультиплексор перед информационным входом. Вроде ничего страшного - дополнительных ресурсов минимум, по частоте не влияет, вот только непонятно - зачем этот мультиплексор, вроде стандартный триггер физически на ПЛИС есть? Были раньше на форуме подобные темы описаны и вроде настройки выставляю
Allow Synchronous Control Signals
Force Use of Synchronous Clear Signals
Auto Clock Enable Replacement
мультиплексор все равно остается, меняя вид...
плюньте ссылкой, если не сложно, ну или объясните в чем проблема. Квартус косячит с описанием или я уже разучился на verilog писать элементарную схемотехнику?

Сообщение отредактировал bogaev_roman - May 29 2010, 00:35

[bogaev_roman]

to des00

Обсуждали уже, поройтесь поиском. Квартус далеко не дурак, в вашем конкретном случае использовать lut ему дешевле. Потому что sclr это сигнал общий для 16 ти LC в LAB (для сыклона 3 например). И используя для вашего одного триггера честный sclr, он урезает функциональность 15 ти других. А как вы правильно заметили LUT все равно расходуется. То ква делает свой вывод об оптимальности.

Попробовал для своего случая и 2 триггера вешать и 20, убирал настройки по оптимизации с точки зрения мощности получал только
DFFEAS на technology map viewer, ну а на планнере все равно мультиплексор. Похоже, что действительно построение мультиплексора с точки зрения ква на входах выгоднее нежели заведение синхронного сброса. А вот выгоднее ли с точки зрения быстродействия, остается вопросом (хотя один мультиплексор картину не портит там особо). Списибо за помощь.
А есть ли вообще на стратикс4 физически триггер с синхронным сбросом? Почитал хандбук внимательно, может я конечно понял чего-то не так, но в ALM in LUT-Register Mode ячейка состоит из трех триггеров - на все заводится вход aclr, но sclr заходит только на один. В обычном режиме синхронного сброса вообще нет...

Когда представляли Startix 4 у меня отложилось в памяти, что там впервые уберут фактическую линию асинхронного сброса триггера

Да нет, оставили асинхронный сброс и линию под него, прямо на триггер вешается напрямую в обход.

Сообщение отредактировал bogaev_roman - Jun 2 2010, 10:38