|
|
 |
Ответов
|
Jun 3 2010, 09:02
|
Частый гость
 
Группа: Свой
Сообщений: 114
Регистрация: 7-05-08
Из: РФ, Москва
Пользователь №: 37 354

|
Цитата(des00 @ Jun 3 2010, 12:27)  алгоритм линейный или итерационный ? Итерационный. Дополнительно перед преобразованием стоит IP КИХ. На входе стоит синхронизатор DCFIFO. Входной клок синхонизатора берется с PLL2 в режиме Compensated input. На PLL2 подается клок от АЦП. Выходной клок берется с PLL1 в обычном режиме. Им же тактируется весь остальной проект. На вход PLL1 подается клок с внешнего тактового генератора. Синхронизатор сбрасывается асинхронным сигналом с locked PLL1 PLL1 сбрасывается асинхронным сигналом с locked PLL2. Upd: У сихнонизатора стоит опция "Add circuit to syncronise asyncronous clear with write clock"
Сообщение отредактировал Ethereal - Jun 3 2010, 09:07
--------------------
SystemVerilog - язык, заточенный Альтерой под свои кристаллы теми же приемами использования примитивов, что и AHDL. ©
|
|
|
|
|
Jun 3 2010, 09:31
|
Частый гость
 
Группа: Свой
Сообщений: 114
Регистрация: 7-05-08
Из: РФ, Москва
Пользователь №: 37 354

|
Цитата(des00 @ Jun 3 2010, 13:13)  предположительно ломается в этом месте. Проверю STap'ом, как доберусь, хотя тоже думаю, что тут - у меня отдельно стоит ветка, которая ищет максимальный отсчет сигнала на интервале в секунду. Я дополнительно вел учет по этому значению. Для него сохраняется та же зависимость, что и для преобразования. Думаю, что подтвердится, но если так, то с чем может быть связано? Может быть проблема в ассайнментах на false path?
--------------------
SystemVerilog - язык, заточенный Альтерой под свои кристаллы теми же приемами использования примитивов, что и AHDL. ©
|
|
|
|
Сообщений в этой теме
Ethereal Отличие результатов работы при загрузке по JTAG и из конф. микросхемы Jun 2 2010, 12:09 DmitryR Цитата(Ethereal @ Jun 2 2010, 16:09) С че... Jun 2 2010, 12:51 AndruB Цитата(Ethereal @ Jun 2 2010, 16:09) С че... Jun 2 2010, 17:39 x736C Если не поможет выше написанные рекомендации, проч... Jun 2 2010, 19:31 Ethereal Цитата(DmitryR @ Jun 2 2010, 16:51) Со сл... Jun 3 2010, 08:24 des00 Цитата(Ethereal @ Jun 3 2010, 03:24) Стаб... Jun 3 2010, 08:27  _Anatoliy Цитата(des00 @ Jun 3 2010, 11:13) Вроде к... Jun 3 2010, 09:31   des00 Цитата(_Anatoliy @ Jun 3 2010, 03:31) А м... Jun 3 2010, 09:36    _Anatoliy Цитата(des00 @ Jun 3 2010, 11:36) могу ош... Jun 3 2010, 10:00 Koluchiy А как сделан ресет всей конструкции? Jun 5 2010, 05:09 slawikg Цитата(Koluchiy @ Jun 5 2010, 09:09) А ка... Jun 5 2010, 06:15 x736C Здравствуйте, slawikg.
Что вы имеете в виду под «х... Jun 5 2010, 10:28 slawikg Цитата(x736C @ Jun 5 2010, 14:28) Здравст... Jun 6 2010, 05:03  Ethereal Цитата(slawikg @ Jun 6 2010, 09:03) 1- вс... Jun 6 2010, 11:21   des00 Цитата(Ethereal @ Jun 6 2010, 05:21) Что ... Jun 7 2010, 09:24 Евгений Николаев Банальный такой вопрос - а после прошивки и во вре... Jun 7 2010, 10:22 Ethereal ЦитатаЭто и есть черная магия ПЛИСоводства
Спасибо... Jun 7 2010, 11:26
2 чел. читают эту тему (гостей: 2, скрытых пользователей: 0)
Пользователей: 0
|
|
|