|
Стек слоев и стек ПО, для МПП |
|
|
|
Jun 9 2010, 12:36
|
Участник

Группа: Участник
Сообщений: 39
Регистрация: 24-08-09
Пользователь №: 52 010

|
При проектировании МПП возникло несколько вопросов относительно стека слоев МПП вплане реализуемости самой МПП. Думаю отталкиваться от примерно таких стеков: а)1-TOP, 2-GND, 3-POWER, 4-GND, 5-SIGNAL, 6-GND, 7-POWER, 8-GND, 9-SIGNAL, 10-GND, 11-BOTTOM; б)1-TOP, 2-GND, 3-SIGNAL, 4-GND, 5-POWER, 6-GND, 7-SIGNAL, 8-GND, 9-POWER, 10-GND, 11-SIGNAL, 12-GND, 13-SIGNAL, 14-GND, 15-BOTTOM. (POWER, GND - плэйны по которым, вероятно, может лечь часть проводников). Хотелось бы иметь все внутренние сигнальные слои и слои питания изолированными слоями земли, это связано с требованиями по помехо- и шумо-защищенности. Вопросы: 1. Понятно, что число слоев нечетно, посему хотелось бы узнать - насколько это реализуемо и каким образом можно довести такой стек до четного числа? 2. Какие толщины слоев возможно выбирать при проетировании стека, как слоев металлизации, так и слоев диэлектрика? Где разместить prepreg, где core? В имеющемся документе duraver_fr4.pdf, скачанном с ncab.ru, указаны минимальные значения толщин слоев диэлектриков - 3mil, у нас же имеется в наличии несколько референсов с использованием толщин 2mil. Насколько возможно использование дробных значений толщин как для толщины диэлектрика, так и толщины слоя металла? Какова должна быть конечная толщина платы(или это не имеет особенного значения)? Толщины слоев имеют значение, т.к. потом по ним будут расчитываться геометрические размеры проводников, удовлетворяющие определенным импедансам. Плата будет вставляться в разъемы PCI и PCI-Express. 3. Хотелось бы иметь стек переходных отверстий(ПО), который бы включал в себя глухие ПО 1-3, 1-5, 1-7, 1-9 слоев. Как релизовать такие переходы? Одним ПО, составными ПО и каким образом? Какие требования должны быть учтены при закладывании стека с такими ПО.
|
|
|
|
|
 |
Сообщений в этой теме
kstk Стек слоев и стек ПО Jun 9 2010, 12:36 vicnic Пока напишу кратко, если заинтересует - могу распи... Jun 9 2010, 13:05 kstk Цитата(vicnic @ Jun 9 2010, 16:05) Пока н... Jun 9 2010, 13:46  vicnic Цитата(kstk @ Jun 9 2010, 17:46) Спасибо ... Jun 9 2010, 13:49   kstk Цитата(vicnic @ Jun 9 2010, 16:49) e-mail... Jun 9 2010, 13:56 Rex kstk
Цитатаа)1-TOP, 2-GND, 3-POWER, 4-GND, 5-SIGNA... Jun 9 2010, 13:26 vicnic Цитата(Rex @ Jun 9 2010, 17:26) kstk
По ... Jun 9 2010, 13:31 Uree CPU от Интел, БЖА-1200++ чего-то ножек, DDR3-1333,... Jun 9 2010, 14:05 vicnic Цитата(Uree @ Jun 9 2010, 18:05) CPU от И... Jun 9 2010, 14:08 kstk Цитата(Uree @ Jun 9 2010, 17:05) CPU от И... Jun 9 2010, 14:20  vicnic Цитата(kstk @ Jun 9 2010, 18:20) У Xilinx... Jun 9 2010, 14:26   kstk Цитата(vicnic @ Jun 9 2010, 17:26) Но вед... Jun 9 2010, 14:31    vicnic Цитата(kstk @ Jun 9 2010, 18:31) Вы не по... Jun 9 2010, 14:41 Uree Это не к размерам больше комментарий, а к "тр... Jun 9 2010, 14:13 Uree Вот только не надо о поддержке Интела Они сами в с... Jun 9 2010, 14:27 Uree Да знаю я их мануалы, у меня тоже три книжищи на с... Jun 9 2010, 14:40 kstk Цитата(Uree @ Jun 9 2010, 17:40) Да знаю ... Jun 9 2010, 14:50 Uree Какая там свободная продажа На каждой странице, на... Jun 9 2010, 14:50 Uree Часика через полтора посмотрю на тот дизайн и вече... Jun 9 2010, 14:54 kstk Цитата(Uree @ Jun 9 2010, 17:54) Часика ч... Jun 9 2010, 14:57 Uree Ну так Вы насчитаете... Ну получите дорожку ширино... Jun 9 2010, 15:09 kstk Цитата(Uree @ Jun 9 2010, 18:09) Ну так В... Jun 9 2010, 15:19 PCBtech Цитата(kstk @ Jun 9 2010, 16:36) 3. Хотел... Jun 9 2010, 15:22 kstk Цитата(PCBtech @ Jun 9 2010, 18:22) Не на... Jun 9 2010, 15:41  PCBtech Цитата(kstk @ Jun 9 2010, 19:41) Уже лучш... Jun 9 2010, 16:16   kstk Цитата(PCBtech @ Jun 9 2010, 19:16) Мне, ... Jun 9 2010, 17:11    PCBtech Цитата(kstk @ Jun 9 2010, 21:11) Ничего с... Jun 9 2010, 17:56     kstk Цитата(PCBtech @ Jun 9 2010, 20:56) По по... Jun 9 2010, 20:55      PCBtech Цитата(kstk @ Jun 10 2010, 00:55) А в как... Jun 10 2010, 18:59 Uree Что-то я вообще перестаю понимать происходящее... ... Jun 9 2010, 15:27 Владимир Возмите такой.
Микровиа на внешних слоях, совмещен... Jun 9 2010, 19:48 Rex kstk
Сейчас трассирую примерно такую же плату как ... Jun 11 2010, 06:46 Костян На какие грабли можно налететь если совместить PWR... Oct 22 2010, 13:21 cioma Зависит от того что от этих PWR питается, от толщи... Oct 23 2010, 14:00 Костян QUOTE (cioma @ Oct 23 2010, 12:00) Зависи... Oct 25 2010, 06:24 cioma Ну и через паразитную ёмкость тоже
Думается лучш... Oct 25 2010, 19:56 Костян спасибо, Артем. Oct 26 2010, 11:48 Костян Допустим есть стек
sig1
gnd
vcc1
gnd
vcc2
sig2
П... Oct 29 2010, 14:53 cioma Ток течет по пути наименьшего импеданса. Значит дл... Oct 30 2010, 17:26 mikad Здравствуйте уважаемые. Может быть не в тему, но м... Nov 12 2010, 12:25 vitan Цитата(mikad @ Nov 12 2010, 15:25) Желани... Nov 12 2010, 13:05  mikad Цитата(vitan @ Nov 12 2010, 16:05) А вот ... Nov 12 2010, 14:23   vitan Цитата(mikad @ Nov 12 2010, 17:23) Для тр... Nov 12 2010, 14:28 mikad Вот стек, который я имел в виду.
Слой PWR пока пус... Nov 12 2010, 15:37 PCBtech Цитата(mikad @ Nov 12 2010, 18:37) Вот ст... Nov 12 2010, 17:57 cioma При правильном проектировании никаких проблем имет... Nov 12 2010, 22:13 vicnic Цитата(cioma @ Nov 13 2010, 01:13) При пр... Nov 13 2010, 08:28  vitan Цитата(vicnic @ Nov 13 2010, 11:28) А что... Nov 13 2010, 08:35 mikad С точки зрения разводки критичных сигналов оба пос... Nov 13 2010, 10:10 vitan Цитата(mikad @ Nov 13 2010, 13:10) А вот ... Nov 13 2010, 10:22  Jul Как пишет Кечиев, и совершенно справедливо отметил... Nov 13 2010, 17:06 Alexer "TOP
GND1
IN1
IN2
PWR1
GND2
IN3
IN4
PWR2
BOTT... Nov 13 2010, 20:43 cioma Ну, не надо зацикливаться на ортогональности сосед... Nov 14 2010, 19:18 Alexer Да, cioma, Вы правы насчет толщины диэлектрика меж... Nov 14 2010, 19:30 cioma Понятно, что от проекта зависит. Но если брать мин... Nov 16 2010, 19:04
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|