Вопрос: констрейны Xilinx, Как заставить глобальный клок быть глобальным ? Опции

[a123-flex]

В проекте есть глобальный клок.
Цепочка клока: Pad -> ClkIn -> IBUFG -> iClkIn -> DCM -> хаваем нужный клок.

В файле констрейнов сказано что ClkIn глобальный, указан его период. В проекте достаточно много клоков, > чем глобальных буферов в кристалле.
Так вот, трассировщик глядя, на маленький фаноут клока iClkIn (4), берет и делает его локальным. При етом пишет в репорте следующее:

Clock Net | Resource |Locked|Fanout|Net Skew(ns)|Max Delay(ns)|
+---------------------+--------------+------+------+------------+-------------+
ClkInFarb_p | Local | | 4 | 0.011 | 0.782 |

типа все хорошо. Проблема в том, что етим клоком кормится схема, чувстительная к джиттеру.


Мне бы хотелось сделать его глобальным. Посмотрел constrain guide, и синплифайский гайд, там написано лишь как сделать клок НЕ глобальным.

Может кто сталкивался с проблемой такой ?

[vitus_strom]

Изначально это правильно хотябы с точки зрения потребления - так в АЗИКах и делают - другое дело в ПЛИС где клоковые деревья определены заранее особо не выпендришься

[agate]

Ето комплексная проблема все зависит от архитектуры:
- если один клок то:
ISE т легче делать тиминг дривен ПАР и не надо пересекать клок домаины
быльше гибкости в вуборе ЛУТ т.к нет ограничения от клоковые деревьев

о все ето хорошо если количество используемых FF небольшое на F/2
JMO


Гнилое ето дело клоки смотреть чипскопом.
Если в схеме есть синхронные FF то вроде как должны они получать клок с GBUF.

Чтобы наверняка бул GBUF в схеме введите его instance в РТЛ и введите директиву
/* synthesis syn_black_box syn_noprune =1 */;
Проверьте все параметры на ДЦМ т.к на разные частоты они могут быть разными

[a123-flex]

Ето комплексная проблема все зависит от архитектуры:
- если один клок то:
ISE т легче делать тиминг дривен ПАР и не надо пересекать клок домаины
быльше гибкости в вуборе ЛУТ т.к нет ограничения от клоковые деревьев

о все ето хорошо если количество используемых FF небольшое на F/2
JMO

Вот как раз на f/2 вся логика и живет, там фаноут у меня 3500 из 5000 возможных. Логично ведь, лишь требуещее полной скорости поселить на полную скорость, а фсе остальное перевести на максимально пониженную частоту, чтоб кристалл не греть и тока не переедать ?

Гнилое ето дело клоки смотреть чипскопом.
Если в схеме есть синхронные FF то вроде как должны они получать клок с GBUF.

Чтобы наверняка бул GBUF в схеме введите его instance в РТЛ и введите директиву
/* synthesis syn_black_box syn_noprune =1 */;
Проверьте все параметры на ДЦМ т.к на разные частоты они могут быть разными

папробую, пасиб.

[agate]

[/quote]
У вас утилизация очень небольшая - так что если тиминг ошибок нет то все должно работать без проблем. Проверьте как вы передаёте сигналы между клоковыми доменами. Там желательно надо указывать где фалсе путь. Проверйте input/output timing report.

[a123-flex]

У вас утилизация очень небольшая - так что если тиминг ошибок нет то все должно работать без проблем. Проверьте как вы передаёте сигналы между клоковыми доменами. Там желательно надо указывать где фалсе путь. Проверйте input/output timing report.

небольшая ? 94% по логике ето немного ? Все сейчас вроде работает. Между клоковыми доменами у меня все развязано асинхронными фифо, везде кроме места, где я пользую fx и fx/2. Тайминг репорт вроде ни на что не ругается.
В предыдущем проекте, когда роутер не понимал где фалсе путь, в тайминг репорте такой крик стоял - не разобраться с этим было невозможно)))

[agate]

небольшая ? 94% по логике ето немного ? Все сейчас вроде работает. Между клоковыми доменами у меня все развязано асинхронными фифо, везде кроме места, где я пользую fx и fx/2. Тайминг репорт вроде ни на что не ругается.
В предыдущем проекте, когда роутер не понимал где фалсе путь, в тайминг репорте такой крик стоял - не разобраться с этим было невозможно)))

LUT v vashem reporte 26%

[a123-flex]

LUT v vashem reporte 26%

Проект состоит из 2 ПЛИС. К тому же скрины я делал с версии, урезанной на 2/3. Она глючила тогда также, как и полная версия.