Два проекта в Xilinx - Форум разработчиков электроники ELECTRONIX.ru

Два проекта в Xilinx, проблемы с проектом

sergeeff Просмотр профиля	Jul 1 2010, 10:14 Сообщение #1
Профессионал Группа: Свой Сообщений: 1 481 Регистрация: 10-04-05 Пользователь №: 4 007	Коллеги! Есть довольно большой проект на Spartan3. В нем есть модули на Verilog'e. Все компилируется и на железе работает. Делаю маленький проект "с нуля". Копирую два verilog'овских модуля, вывожу входы/выходы на соответствующие pin'ы. Компилирую, загружаю - не работает. Все установки в большом и малом проекте - одинаковые. Где загвоздка?

Ответов

Kuzmi4 Просмотр профиля	Jul 1 2010, 11:05 Сообщение #2
Гуру Группа: Свой Сообщений: 3 304 Регистрация: 13-02-07 Из: 55°55′5″ 37°52′16″ Пользователь №: 25 329	2 sergeeff ну тогда копайте прожект и перепроверяйте ассигны лап. Ну и есчё, я бы на вашем месте снял входные сигналы на дизайн и загнал бы их в тестбенч

Сообщений в этой теме

sergeeff Два проекта в Xilinx Jul 1 2010, 10:14

Kuzmi4 2 sergeeff С того, что вы написали можно заключить... Jul 1 2010, 10:42

sergeeff Проверяется все очень просто - на реальном железе.... Jul 1 2010, 10:54

Kuzmi4 2 sergeeff ну тогда копайте прожект и перепроверяй... Jul 1 2010, 11:05

sergeeff Нельзя ли перевести на русский (современный технич... Jul 1 2010, 11:09

Kuzmi4 2 sergeeff Как вы тестируете ваш дизайн не в желез... Jul 1 2010, 11:18

sergeeff Цитата(Kuzmi4 @ Jul 1 2010, 14:18) 2 serg... Jul 1 2010, 11:22

Kuzmi4 2 sergeeff Так если у вас есть уже testbench для д... Jul 1 2010, 11:30

vitus_strom BackAnnotation after PAR -> gate level simulati... Jul 1 2010, 15:31

Бэд Цитата(vitus_strom @ Jul 1 2010, 22:31) B... Jul 4 2010, 23:31

1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)

Пользователей: 0

Режим отображения: Переключить на: Стандартный · Переключить на: Линейный · Древовидный

Сейчас: 23rd July 2025 - 23:06