BURST in SDRAM Опции

[DASM]

Ну я понимаю там во флешках - первый доступ 65 нс, остальные в бурсте по 18. А SDRAM хоть на каждом клоке адрес меняй - данный получишь аккурат после CAS latency. Единственное что приходит в голову - зашаривать ША на несколько устройств, тогда с бурстом можно ускориться, дабы не каждый раз адрес менять (да и то - только при последовательностном доступе поможет). Я чего-то не понимаю наверное
Судя по этой диаграмме - неясно зачем он.

[DASM]

Причем тут это ? RAS по-любому делать придется если не в открытой ROW. CAS делать вообще не надо (по крайней мере в этих SDRAM) - я посмотрел как работаем SDRAM контроллер в NIOS при пересылке по DMA - пока до границы RAW не дойдет только меняет адрес на шине - и вуаля - данные приходят ( с latency ессно). Никаких преимуществ встроенного burst не вижу и не понимаю. То ли мир ушел от 565РУ5 , и RAS CAS - это собсно говоря просто командный набор сигналов (о чем они и пишут). Но тогда странно, что никто пока толком не ответил. Повторюсь - скорость - 16 бит на клок (100 Мгц) в пределах RAW - хоть random хоть не random. А если мнять банк или raw - накладные такие же (тем паче burst за пределы raw сам не перейдет). Так в чем подвох, господа ?
PS несколько часов искал в инете - как понял в древние времена еще какая-то PREFETCH была - то ли команда, то ли что-то еще, и на каждый новый адрес тратилось время. Но в этих чипах заче оно - не пойму. Скорость будет такая же.

[muravei]

То ли мир ушел от 565РУ5

Тоже в расстройстве
Раньше можно было считать и записать в одном цикле, а сейчас как это будет выглядеть приминительно к K4S561632H ?
Требуется последовательный доступ (чтение , иногда запись) к 700-1300 ячеек с частотой 25-75MHz.

[Timmy]

Тоже в расстройстве
Раньше можно было считать и записать в одном цикле, а сейчас как это будет выглядеть приминительно к K4S561632H ?
Требуется последовательный доступ (чтение , иногда запись) к 700-1300 ячеек с частотой 25-75MHz.

В первом такте открывается банк, в следующем - выдается команда чтения с автозакрытием банка. Затем примерно через 4 такта ловятся пришедшие на DQ/DQS данные. Причем не дожидаясь данных можно сразу начинать следующий цикл чтения из другого банка. Конечно, латентность, в отличие от РУ5 высокая, зато и частота тоже.
Я сваял свой простой контроллер SDRAM, так как фирменный латтисовский вообще никуда не годится. Сейчас, пока плата с латтисовским ECP2M не готова, протестировал на DL-S3EBOARD. Получилось гораздо лучше, чем то, что делает MIG, так как латентность моего контроллера единица, при частоте 166МГц, и после команды чтения/записи можно сразу обращаться к другому свободному банку(или непрерывно продолжать работать с открытой строкой текущего).

Какой контроллер лучше - продвинутый незакрывающий банки, или дубовый закрывающий однозначно сказать нельзя. Поскольку дубовый объективно будет иметь латентность на 2-4 такта ниже продвинутого, это может перекрыть выгоду от незакрытия банков.