DDR SDRAM для VIRTEX 4 Опции

[sancheez]

Здравствуйте.

Кто знает, каким образом избавиться от ошибки: Memory overflow, you mast increase the part_mem_bits parameter or `define FULL_MEM - данная ошибка появляется при попытке контроллера сменить строку в банке памяти. Речь идет о оживлении КОРЫ памяти для Virtex4. Память микроновская MT46V64M16, кора сгенерена в Xilinx ISE.

P.S. увеличение параметра part_mem_bits результата не дает.

Заранее спасибо!

[sancheez]

Я сгенерил кору в CORE GENе Xilinx, MIG - memory interface generator для памяти указанной выше. После генерации появляется и сама модель памяти DDR_model.v которая, собственно, заменяет память при симуляции. В этом файле прописаны всякие debug сообщения выскакивающие при определенных условиях или ошибках. Я написл пользовательский модуль - который должен посылать и выводить данные сначала с коры контроллера, а он в свою очередь с памяти. Этот самый файл DDR_model.v в момент симмуляции записи данных в память выводит сообщения о том, по какому адресу и какие данные загоняются в память, как только заполнены все колонки, выводится сообщение указанное в первом сообщении. На сколько я понимаю, кора она же контроллер должна переключать строки и даже банки памяти автоматом. Открытыми несколько строк держать врядли может. Делает (precharge) а в это время данные пишутся в FIFO.

Сообщение отредактировал sancheez - Jul 14 2010, 02:13

[Gothard]

Ответить точно не могу, но насколько я помню модель памяти имитирует не полный объем памяти реальной м/с (в целях экономии оперативки при моделировании).
Вероятно во время моделирования вы заняли весь этот объем, а при параметре FULL_MEM у вас просто не хватило оперативки для модели.
Попробуйте найти параметр part_mem_bits и изменить его.