Цитата(Димитрий @ Jul 16 2010, 12:01)

Осталься вроде единственный вариант что то нето в схеме (прикрепил). Я вот думаю через ep3c25 пропущен жтаг от мастера ep3c5 может ли он вносить данную неприятность?
JTAG здесь ни при чем (хотя бросать его в воздухе нельзя).
Если не нарушали времянки, не попутали порядок бит в rbf, вообще конфигурационные потоки, то может быть такая хитрая штука: раз падает nSTATUS значит в конфигурационном потоке есть ошибка, но при этом начальный заголовок распознается. Возможно из-за отражения сигнала ПЛИС ловит лишние клоки. Попробуйте встать щупом осциллорафа на DCLK. Прямо на ногу ПЛИС или прикоснуться емкостью около 200 пФ. Если загрузится нормально то паяйте последовательно сопротивление на источнике DCLK. Или наоборот - при сильно заваленных фронтах может быть ложное срабатывание клока.