Оцените пожалуйста дизайн схемы - > Опции

[Буратино]

Разбираюсь с Altium Designer, нужно переходить к изучению методов разводки платы, но прежде хотел бы бы свериться с умными и знающими людьми: в том ли направлении я ваще иду?
Принимается любая критика, замечания и уточнения.
Спасибо!

Сообщение отредактировал Буратино - Jul 16 2010, 12:21

Прикрепленные файлы

 Schematic_Prints.pdf ( 46.53 килобайт ) Кол-во скачиваний: 331

 

[Methane]

Разбираюсь с Altium Designer, нужно переходить к изучению методов разводки платы, но прежде хотел бы бы свериться с умными и знающими людьми: в том ли направлении я ваще иду?
Принимается любая критика, замечания и уточнения.
Спасибо!

AGND и GND можно с помощью net tie элемент соеденять. (я потратил пол дня, но разобрался как его делать!).

[Буратино]

AGND и GND можно с помощью net tie элемент соеденять. (я потратил пол дня, но разобрался как его делать!).

а зачем нужно с помощью net tie? я не в теме просто(

[musa]

а зачем нужно с помощью net tie? я не в теме просто

Если их просто объединить то при трассировке эти цепи просто будут разводиться как одна цепь (т.е. всё перемешается) . Если не объединять то это будут две разные цепи (но их всётаки нужно объединить)Вот для этого и существует элемент Tie Net.

[Methane]

Если их просто объединить то при трассировке эти цепи просто будут разводиться как одна цепь (т.е. всё перемешается) . Если не объединять то это будут две разные цепи (но их всётаки нужно объединить)Вот для этого и существует элемент Tie Net.

Вот вот. Проблема между прочим. И красивого решеня нет до сих пор. tie net который предлагает альтиум, может только в слоях топ и боттом работать. Сделать тоже самое внутри платы облом получается. Все (ну по крайней мере я) делали резистор в 0 Ом, и им соеденяли.Но это как минимум опять таки только топ или боттом, и самое дурное, нужно создавать элементы на 0.1, 0.25, 0.5мм итд. Что не совсем логично. И в реале нужно все же впаять этот 0 Ом резистор.

[Буратино]

Вот вот. Проблема между прочим. И красивого решеня нет до сих пор. tie net который предлагает альтиум, может только в слоях топ и боттом работать. Сделать тоже самое внутри платы облом получается. Все (ну по крайней мере я) делали резистор в 0 Ом, и им соеденяли.Но это как минимум опять таки только топ или боттом, и самое дурное, нужно создавать элементы на 0.1, 0.25, 0.5мм итд. Что не совсем логично. И в реале нужно все же впаять этот 0 Ом резистор.

Кроме указанного Владимиром, есть еще иной вариант, как мне кажется, более правильный smile.gif
Кстати, сам Владимир его, в свое время, и подсказал smile.gif
Как мне кажется, в Вашем случае лучше еще на схеме разделить земляные цепи.
То есть, сделать цепи, например, DGND - цифровая земля, PGND - силовая и т.д.
Затем, в одном месте на схеме объединить их с помощью объекта "соединитель цепей", имеющего тип не "Standard", а "Net Tie". Мы изобразили его в виде просто прямого отрезка линии красного цвета. без вывода позиционного обозначения. При этом, при печати схемы на монохромном принтере, этот элемент воспринимается просто как кусочек дорожки, соединяющий два разных типа земли.
В качестве футпринта для этого компонента Вы рисуете просто две контактные площадки, слегка "наползшие" друг на друга. Поскольку это компонент типа "Net Tie", то проверка на КЗ ругаться не будет. Размещаете этот "мостик" в нужном Вам месте. Причем такой компонент можно размещать не только на поверхности платы, но и на внутренних слоях. Затем строите Ваши полигоны в нужных местах.
Если один полигон должен располагаться внутри другого, то необходимо задать порядок их прорисовки в Tools - Polygon Pours - Polygon Manager (это на PCB). Первыми должны прорисовываться внутренние полигоны, затем - наружные.