Цитата(maxics @ Aug 3 2010, 09:42)

1) Кто-нибудь использовал CIC-фильтры? Сначала хотел реализовать их на IP-ядрах, но при моделировании Матлаб рассчитал количество каскадов 12, а ядро в ISE12 позволяет максимум 6. Как быть? И тут же сразу подвопрос: кто-нибудь писал их руками, на VHDL? Если не сложно, то прошу скинуть пример.
Тут может быть затык с разрядностью каскадов. Чем больше интеграторов, тем больше усиление фильтра. Если CIC - интерполирующий, то может стать совсем плохо, поскольку в нем, в отличие от децимирующего младшие разряды отбрасыть нельзя. При 12 каскадах усиление может стать достаточно большим, и для представляения данных потребуется большая разрядность; на высоких тактовых частотах это может создать проблемы с практческой реализацией. Возможно более эффективно будет использовать комбинацию CIC и FIR, тем более что возможно Вам потребуется компенсировать спад АЧХ CIC в полосе пропускания.