Цитата(Krys @ Aug 16 2010, 10:52)

Спасибо, попробуем "сговнякать". Хотя бы синтез запустить, будет ли ругаться.
Ну и как успехи. А вот если можно ещё:
Решаю сейчас задачу: заменить в существующем проекте память SDRAM на DDR2 в связи с переходом со Спартана3 на 6 , да и вообще…. Интерфейсе построил Core generator MIG3.3 и… опс……надо достраивать асинхронной вход– выход, да и с адресом надо работать – сейчас он прямой + операция запись/чтение.Может кто подкинет идею (ну, например, как переделать трафик генератор) или что то из готового. Заранее спасибо.