Цитата
Так вам же нарисовали эту самую "железобетонную" логику. Триггер, конечно, всегда переключается по одному фронту. Просто в данном случае перед входом синхронизации стоит управляемый инвертор -"Исключающее ИЛИ", который передает тактовый сигнал либо без изменений, либо инвертирует его. Или нет?
А в момент переключения полярности ложного тактового импульса не будет?
С учётом того, что мы стоим на пороге открытия DDR тригера, может просто автору Xilinx CoolRuner посоветовать?