Цитата(_Vladimir_ @ Jan 20 2006, 16:58)
Проблема только в том что это первый проект с такими частотами.
С местом все в порядке. По компоновке как раз лучше последовательные близко к источнику.
По поводу чередования не согласен, хотя и не могу убедительно аргументировать.
Но если посмотреть разные Reference design app. note, то оно присутствует, особенно на разъемах.
Мне кажется это делать надо, если нет возвожности разнести параллельные дорожки достаточно далеко. Весь вопрос как далеко.
Кроме того в трассировщиках встречал constrain - максимальное количество параллельных линий.
Параллельное согласование на нагрузке вроде обеспечивает FPGA - Digitally Controlled Impedance.
Спасибо за ответ.
Если Вы опасаетесь взаимных наводок, то для того чтобы их не было, достаточно обеспечить зазор между сигнальными линиями равным (или большим) удвоенной ширине сигнальной линии. Если зазор будет меньше, то группирование сигналов и прокладываение между этими группами земли ничего не даст, так как наводки будут внутри групп. От группы к группе - не будет, а внутри всё равно будут. Это опять же легко увидеть при моделировании даже не на "родных" моделях. А то что Вы видели на разъёмах скорее всего делается по другим причинам, по каким - сказать не берусь ибо не видел того, что видели Вы
Насчёт последовательного согласования - CMOS обычно согласуется не абы как (укор Vjacheslav), а с учётом волнового сопротивления в линии, иначе в согласовании нет никакого смысла. Для 50 Омной линии передачи это как правило должен быть резистор в 33 Ом (а не 10 - 24).
Что касается частот - то как уже неоднократоно было сказано на этом форуме дело не в них, а в "крутости" фронтов. И на 1 МГц можно словить неудачу.
И последнее, нельзя одновременно включать последовательное (у источника) и параллельное (у нагрузки) согласование - так как получается делитель напряжения. Используйте что-нибудь одно.
Удачи!
Нужен совет., Шина 66 мгц и последовательное согласование.
Jan 19 2006, 11:22
