извините, уехал в отпуск, только вернулся, поэтому не смог раньше проверить,
Итак, убрал все BUFG, и дальше сделал по совету Flanker clk29MHz -> IBUFG -> clk29M -> на тактирование проекта и на OBUF(или сразу на выход, по совету DmitryR) результат в обоих случаях - один варнинг -Route:455 - CLK Net:dacclk_c may have excessive skew because 0 CLK pins and 1 NON_CLK pins failed to route using a CLK template. и нормальный клок на осциллографе,
считаю проблему решенной, спасибо всем за обсуждение!
ps: и просто для интереса, может в будущем пригодится, как пропустить клок через триггер?
--------------------
за Навального!
|