Сам MIG после генерации формирует две папки. Одна из них Example design. В нем проект, который содержит саму корку, DCM и типа тестбенча, который пишет по разным адресам и потом читает и сравнивает. На выходе три сигнала: init_done, error, valid. Проект синтезируется и разводится. (Или я ошибаюсь и он только для симуляции?) Ничего сам из кода не добавлял, только через UPDATE UCF подгрузил нужный UCF и настроил выходные ножки.
И почему первоначально сгенерированный UCF при проверке ему же не нравится? Для Virtex все хорошо, а для любого Спартана- нет! Стандарты везде проверил. SSTL1_18 на данные и адреса/контроль Тактовая дифф. LVDS_25.
Прежде чем писать/читать должен установиться Init_done. А он генерит. На выходе контроллера адреса бегут.
Сообщение отредактировал Dmitrij68 - Aug 22 2010, 07:38
|