А зачем xilinx сделал в MiG такие сложности ?, кто разбирался? Опции

[Shtirlits]

Добрый день, all.

Удалось на днях познакомиться с Memory interface soulutions от xilinx. Не подозревая подвоха, с твердым желанием не изобретать велосипед, попытался применить готовое решение для DDR SDRAM и Spartan 3E.
Как всегда, узнал много нового и хочу еще.
Кто-нибудь понимает, почему им пришлось делать какие-то калибровочные цепочки из LUT-ов, обратную связь через pad с фиксацией размещения с помощью RLOC и LOC, генерацией UCF-файла и трудно выполнимым списком требований для разводки печатной платы?
Без плясок с бубном никак?
Что мешает взять сколько нужно DCM и засунуть регистры ввода-вывода в какие угодно ножки ?
Что, ну чтоже там не удается по человечески?

Я понимаю, когда без RLOC, LOC, AREA и т.п. констрейнов у P&R инструментов ума не хватает. Бывает. При этом мы либо имеем корректный дизайн, либо не имеем никакого. Это безопасно.
В случае же с калибровочными элементами не хватает выразительных средств языка описания схем (любого - опровергните? это какие-то констрейны?), чтобы неверное размещение обнаружилось до включения схемы или прогона в симуляторе с post p&r sdf. То есть, это опасно, можно получить без единого предупреждения схему, которая не работает.
Хотя... способов получения неработающих схем много...

[Shtirlits]

Спасибо ответившим, картина стала яснее.

В конченом счете SPARTAN-3 это бюджетная серия с кууучей ограничений...

Занес в цитатник.

Есть, правда, еще вариант включить DCM с динамическим фазовым сдвигом.

Такой подход мне больше нравится. Да и шаг сдвига фазы у DCM не в пример меньше, чем на LUT-ах выходит.

Полистал исходники, которые генерит MiG и user guide в избранных местах.
Похоже, что дело не только в DQS, он еще и каждый бит данных индивидуально калибрует.
То есть, с одной стороны это хорошо, можно экономить время и площадь печатной платы.
Но с другой - тратится драгоценная в дешевых FPGA площадь.
Даже не знаю как правильно. Наверное два или три варианта ядра закрыли бы тему.