Шина данных на DDR2, Возможно ли выравнить трассы при таком расположении компонента Опции

[Enzo]

Возможно ли выравнить трассы внутри байт группы, при таком расположении компонентов.
Классическая разводка когда память стоит вертикально (см. рис), если я её переварачиваю на 90° то трассы внутри байт группы становятся разными по длинне в два раза. На небольшой площади под разводку выравнить трассы оч сложно.
А микросхему поставить нужным образом нельзя , исходя из конструктивных параметров платы.

Эскизы прикрепленных изображений

 

[cioma]

Абсолютная длина не так важна как выравнивание, т.к. DDR2 - source-synchronous interface. Если память подключается к FPGA, то, возможно, есть способ подравнять внутри FPGA. А иначе - полный timing-analysis, который и укажет будут проблемы или нет

[Enzo]

Абсолютная длина не так важна как выравнивание, т.к. DDR2 - source-synchronous interface. Если память подключается к FPGA, то, возможно, есть способ подравнять внутри FPGA. А иначе - полный timing-analysis, который и укажет будут проблемы или нет

Да память подключается к FPGA.
Но что вы имеете ввиду под подровнять внутри FPGA, сделать своппинг с учётом длин трасс , это уже сделано ( по возможности) .