Проблема увеличения частоты на LPC1768 Опции

[_fun_]

Здравствуйте. Поюзал недавно "development board" с LPC1768 на борту и развел свою (кварц 12 МГц и там и там). Проблема следующая: не хочет работать на высокой частоте, начинаются какие-то глюки на частоте от 30 МГц. При тактировании от внутреннего RC эти глюки происходят при разгоне до 60 МГц. Толком обьяснить не смогу, такое впечатление, что происодят пропуски тактовой частоты. ПРи ресете программа выполняется какое-то время, затем останавливается. Или выполняется, но глючно (программа - дерганье ногой). На плате производителя все нормально. Начал сравнивать - апмлитуда на моем кварце немногим больше 1В, причем она падает с увеличением конечной частоты и некая нестабильность появляется. На плате производителя около 1.8 и практически ни от чего не зависит. Ставил другие кварцы (6 МГц - та же проблема, только амплитуда стабильно держится 1В с небольшим, 25 МГц - не шьется, говорит в конце ошибка лоадера...) Подскажите, пожалуйста, в чем могут быть проблемы? Плохая разводка кварца? вторая неделя уже ни к чему не привела((

[adnega]

Регистр SC->FLASHCFG и SC->CCLKCFG правильно записываете. Нужны ws для работы с флешкой. Инициализировать их надо ДО включения PLL!

Код бы глянуть...

[_fun_]

Регистр SC->FLASHCFG и SC->CCLKCFG правильно записываете. Нужны ws для работы с флешкой. Инициализировать их надо ДО включения PLL!

Код бы глянуть...

понял, спасибо, попробую переделать, но почему-то интуиция говорит что не в программе дело - на другой плате работает...хотя..Уважаемые гуру, подскажите по разводке - дело может скрываться в ней, или нормально?

До сегодняшнего дня было вот так:

CODE

// 1. Init OSC
SCS_bit.OSCRANGE = 0;
SCS_bit.OSCEN = 1;
// 2. Wait for OSC ready
while(!SCS_bit.OSCSTAT);
// 3. Disconnect PLL
PLL0CON_bit.PLLC = 0;
PLL0FEED = 0xAA;
PLL0FEED = 0x55;
// 4. Disable PLL
PLL0CON_bit.PLLE = 0;
PLL0FEED = 0xAA;
PLL0FEED = 0x55;
// 5. Select source clock for PLL
CLKSRCSEL_bit.CLKSRC = 1; // Selects the main oscillator as a PLL clock source.
// 6. Set PLL settings 300 MHz
PLL0CFG_bit.MSEL = 25-1;
PLL0CFG_bit.NSEL = 2-1;
PLL0FEED = 0xAA;
PLL0FEED = 0x55;
// 7. Enable PLL
PLL0CON_bit.PLLE = 1;
PLL0FEED = 0xAA;
PLL0FEED = 0x55;
// 8. Wait for the PLL to achieve lock
while(!PLL0STAT_bit.PLOCK);
// 9. Set clk divider settings
// CCLKCFG = 3-1; // 1/3 Fpll
CCLKCFG = 5-1;
PCLKSEL0 = PCLKSEL1 = 0; // other peripherals 100/4 = 25MHz
// 10. Connect the PLL
PLL0CON_bit.PLLC = 1;
PLL0FEED = 0xAA;
PLL0FEED = 0x55;


//Flash accelerator init
FLASHCFG = (0x5UL<<12) | 0x3AUL;

[sonycman]

подскажите по разводке - дело может скрываться в ней, или нормально?

Разводка, конечно, не ахти.
По паре переходных на каждую дорожку от кварца до чипа, дорожки несколько длинноваты.
Также видно много пересекающих дорожек на верхнем слое.

По идее проводники от кварца должны быть как можно короче, без переходных отверстий, и их не должны пересекать на других слоях быстрые сигнальные проводники.

Также на плате не видно, куда именно подключена земля нагрузочных ёмкостей кварца? Видно только никуда не подключенное переходное. Полигон?
Плата двухслойная?

Но для озвученных частот в 6 - 12 МГц особого криминала нет, имхо.

Попробуйте поиграться с конденсаторами кварца - поварьируйте их ёмкость.
Какие их номиналы установлены на фирменной плате?

Код

  // 1. Init OSC
   //Flash accelerator init
FLASHCFG = (0x5UL<<12) | 0x3AUL;

Инициализировать MAM нужно ДО подключения PLL.