FIR 8000-20000 taps (коэффициентов), DSP или FPGA? Опции

[0xFF]

Доброго времени суток, уважаемые господа!

Собственно ТЗ:

Необходимо реализовать FIR floating point или Fixed Point особенность задачи- фильтр очень длинный. Другие типы фильтров не интересуют.

• 24 bit input
• коэффициенты минимум 24 bit лучше float хотябы single precision
• длина 8000-20000 taps
• выход без округления.
• частота сэмплирования 50-200 кГц

Прошу ващего совета: на чём это всё делать?
Также выносится на обсуждение Алгоритм вычисления: ВЛОБ или через FFT - IFFT
К посту прикладываю интересную статью вранцузов . Да и ещё проект не комерческий. Так что использования opencores или free lib, LOW COST тех решения приветсвуются!!

Прикрепленные файлы

 FIR_Computing.pdf ( 335.42 килобайт ) Кол-во скачиваний: 134

 

[des00]

делайте IIR, на флоатовском тигровом шарике

[0xFF]

делайте IIR, на флоатовском тигровом шарике

IIR не подходит. ФЧХ не устраивает

Если не секрет, для чего такой монстроидальный фильтр нужен ?

По поводу возможной реализации, Тут кто-то выкладывал хорошую статейку название что-то вроде
Spectral Masking FIR. В двух словах суть метода длинный FIR filter с передаточной функцией H(z),
представляется в виде каскадного соединения фильтров H(z) = A(z^n) * B(z). Фильтр "А" очень
длинный, но его коэффициенты в основном нули. Фильтр "В" значительно более короткий.

Фильтр предназначен для очень резкого разделения частот. Давление порядка 300 дб.

Вы наверное иммели ввиду эту статью?

Прикрепленные файлы

 FIR_Computing_2.pdf ( 335.63 килобайт ) Кол-во скачиваний: 96

 

[blackfin]

Фильтр предназначен для очень резкого разделения частот. Давление порядка 300 дб.

Для этого все промежуточные вычисления нужно делать как минимум с 300/6.02=50 битной точностью..

[DmitryR]

Для этого все промежуточные вычисления нужно делать как минимум с 300/6.02=50 битной точностью..

А это double precision как раз. DSP точно не успеет - у них пиковая производительность где-то 4 GMACs, но single precision.

[0xFF]

А это double precision как раз. DSP точно не успеет - у них пиковая производительность где-то 4 GMACs, но single precision.

Спасибо за информацию, значит пока остановимся на VIRTEX. В наличие есть XC2VP30 - следующий EVO Board XUP2VP. Подойдёт вместо 5 SXT серии? На борту есть DDR2 память, Ethernet 100 Mbit.

Следующий список вопросов

• Посоветуйте Генератор FIR на HDL с более гибкими настройками xilinx FIR 3.2 не подходит у него макс ширина коэф 18 бит
• Есть ли ещё какой хороший тул по синтезу и верификации фильтров кроме Matlab Filter Design Toolbox, Вроде xilinx accel DSP когда-то позволял делать верификацию между Float и Fixed системами, но он вроде тоже потом стал опираться на Matlab.
• На Open Cores есть проект FIRGen/MultGen - насколько он генерит синтезибельный код?

Заранее всем откликнувшимся - спасибо

[VladimirB]

Спасибо за информацию, значит пока остановимся на VIRTEX. В наличие есть XC2VP30 - следующий EVO Board XUP2VP. Подойдёт вместо 5 SXT серии? На борту есть DDR2 память, Ethernet 100 Mbit.

Следующий список вопросов

• Посоветуйте Генератор FIR на HDL с более гибкими настройками xilinx FIR 3.2 не подходит у него макс ширина коэф 18 бит
• Есть ли ещё какой хороший тул по синтезу и верификации фильтров кроме Matlab Filter Design Toolbox, Вроде xilinx accel DSP когда-то позволял делать верификацию между Float и Fixed системами, но он вроде тоже потом стал опираться на Matlab.
• На Open Cores есть проект FIRGen/MultGen - насколько он генерит синтезибельный код?

Заранее всем откликнувшимся - спасибо

1) MATLAB (Filter Design Tolbox -> HDL Compiler)
2) всегда пользовался чистым матлабом, АссельДСП уж больно навороченная и глючная тулза.
3) хз

Если запустите на 200МГц то вроде ваш виртекс2 подойдёт. У него 136 умножителей 18х18, что позволит реализовать 34 умножителя 36х36 и фильтр 34000 порядка с входной частотой данных 200кГц при тактовой 200МГц.

Единственно нужно помаксимуму конвейезировать ваш фильтр (галочка в Matlab HDL Compiler есть помнится), чтобы он запустился на 200МГц при достаточно большой загрузке ПЛИС.

З.Ы. понмится у нас ребята в особенно тяжёлых случаях писали свой фильтр путём ручного соединения и ручной настройки генериками DSP48 блоков.

[DmitryR]

1) MATLAB (Filter Design Tolbox -> HDL Compiler)
2) всегда пользовался чистым матлабом, АссельДСП уж больно навороченная и глючная тулза.

Я честно говоря в сомнении что MatLab сможет сделать такой фильтр в HDL. Писать его скорее всего придется руками, а вот проверить можно будет действительно против модели в MatLab.

Если запустите на 200МГц то вроде ваш виртекс2 подойдёт. У него 136 умножителей 18х18, что позволит реализовать 34 умножителя 36х36 и фильтр 34000 порядка с входной частотой данных 200кГц при тактовой 200МГц.

Да, только как мы выяснили выше тут понадобится double precision, а не 36*36, поэтому хватит его в лучшем случае на 100 кГц частоты. Но для упрощенной модели сойдет.