про реализацию АЛУ, плюс ещё пару вопросов Опции

[AlexHoppus]

Привет всем, я абсолютный ламер по части ПЛИС, читаю много книг, но некоторые вопросы все равно остаются непонятными. Я понимаю, что их много и они тупые, но прошу ответить хотя бы на часть ... если возможно. Этим летом я написал 32ух разрядное АЛУ на VHDL (операции + - / * на базисе xor, and, or, not). Собственно вопрос первый - это вообще адекватный код, подойдет ли он к загрузке в ПЛИС? Вопрос второй - какая разница - реализовывать допустим операции (+ - / *) 32ух разрядных чисел в коде через вышеуказанный базис или просто методом a+b, a-b, a*b, a/b ?
Я так понимаю, что этот код на VHDL с помощью каких-то утилит пакета (например) WebPack ISE можно отобразить в реальную логическую схему, т.е. наладить связи между CLB какой-то конкретной ПЛИС, и учитывая имеющиеся у нее в запасе ресурсы, запихать в них устройство описанное на уровне VHDL.
Вопрос 3 . Правильно ли я понимаю, что для того, чтобы грамотно запрограммировать устройство в FPGA нужно четко представлять какие конструкции кода VHDL в какой цифровой эквивалент ПЛИС отображаются на цифровом логическом уровне? И где эту информацию можно почерпнуть?
Вопрос 4 . Есть ли какая - нибудь литература (лучше не книги а статьи), где на примерах конкретных описывается процесс проектирования в среде ISE Design suite полностью? Начиная от VHDL описания и заканчивая внедрением проекта в ПЛИС
Вопрос 5.
Сейчас читаю цикл статей "Микропроцессор своими руками" и в перспективе хочу сделать тоже софт процессор. Интересует - есть ли ещё подобные статьи, где реализуют более полный вариант процессора?
Вопрос 6.
Я в универе учусь и мне интересно - разработка устройств под ПЛИС это вообще перспективное направление, стоит ли это ботать?

Код АЛУ о котором я говорил где-то в начале приложил.

Сообщение отредактировал AlexHoppus - Sep 13 2010, 16:09

Прикрепленные файлы

 32_razryadnoe_ALU.vhd ( 12.37 килобайт ) Кол-во скачиваний: 107

 

[bogaev_roman]

какая разница - реализовывать допустим операции (+ - / *) 32ух разрядных чисел в коде через вышеуказанный базис или просто методом a+b, a-b, a*b, a/b ?

Операции деления вообще нет. Умножители могут быть встроенные, так же как и сумматоры и соответственно с точки зрения ресурсов могут использоваться именно они.

Есть ли какая - нибудь литература (лучше не книги а статьи), где на примерах конкретных описывается процесс проектирования в среде ISE Design suite полностью? Начиная от VHDL описания и заканчивая внедрением проекта в ПЛИС

Читайте Зотова (хоть и очень убогая книга). Есть куча лабораторок по данной тематике (диодиками помигать, посмотреть времяник счетчика), поищите в инете.

Я в универе учусь и мне интересно - разработка устройств под ПЛИС это вообще перспективное направление, стоит ли это ботать?

Была такая темка, как уже des333 писал
http://electronix.ru/forum/index.php?showt...A++%EF%EB%E8%F1

Сообщение отредактировал bogaev_roman - Sep 13 2010, 17:39

[des333]

Операции деления вообще нет.

Не могли бы пояснить? 

[bogaev_roman]

Не могли бы пояснить? 

В том смысле, что в старом ISE эта конструкция вообще была несинтезируема (сейчас по идее уже синтезируется т.к. dsp блоки появились). В квартусе деление выливается в мегафункцию с максимальной разрядностью данных - 64 и dsp блоки(если они есть). Т.е. фактически операция деления реализуется посредством умножения, сдвигов и суммирования/вычитания.