Помогите рассчитать ширину проводников в МПП с заданным импедансом, Стек 6 слоев Опции

[Джин]

Наконец, вплотную подошел к разработке своей первой платы с BGA и DDR2. Отсюда и соответствующие требования к количеству слоев и целостности сигналов.

Проц - BGA с площадкой 0,45мм и межцентровым расстоянием 0,8мм.
Переходные выбрал - площадка/отверстие = 0,48/0,2мм.
Дорожки/зазоры планирую - ориентировочно 0,1/0,1мм

От проца надо вывести 5 рядов -> вроде, должно хватить 3-х сигнальных слоев

Думаю обойтись стеком 6-и слоев:
Top
Plane_GND
Int_Signal
Plane _Power
Plane_GND
Bot


Проблема в том, что я не знаю как должны располагаться слои текстолита и препреги, не знаю их толщин. Поэтому, не могу подобрать ширину проводников в разных слоях, для достижения заданного импеданса линий (50-60 Ом). Наверняка есть уже стандартный шаблон с рассчитанными параметрами,сориентируйте пожалуйста (особенно интересно получить комментарии от представителей производства).

Или, может, вообще не париться, а сделать везде ширину 0,1, или около того?

[Джин]

Пользуюсь калькулятором CITS25 и что-то меня смущает результат. Не уверен я в своих вычислениях относительно диф. пары между плейнами(не по центру). Я, если быть точным, вообще не уверен, что подставляю величины в правильных единицах измерения. По косвенным признакам решил, что это миллидюймы. Я прав?
Хотел для предложенного Владимиром стека получить диф. импеданс около 100-120 Ом, при этом ширину/зазор хотел в районе 0,1мм(что = 3,93mill). И вот получается, что нужно зазор выдержать 0,2мм, плюс проводники заузить до 0,09мм. Я впервые такие вещи высчитываю, потому сомнения меня одолевают. Проверьте, пожалуйста, кто-нибудь, если не очень затруднит.