LVDS Reсeiver, Прием на половинной тактовой Опции

[Mid]

CycloneIII
Входные данные LVDS data rate 622,08Mb
Входная тактовая LVDS 311,04Mhz
Завожу на LVDS Receiver данные и тактовую.
На выходе LVDS Receiver надо: данные 8 бит, тактовую 77,76.
В Resource Property Editor вижу, что по данным назначается input register,
и тактируется он частотой 311,04.
На PLL формируются две частоты 311,04 Fast clock, которой
стробируются входные данные и 77,76, которая подключается на
выход LVDS Receiver.

Но данные-то 622,08Mb!
Где можно изменить параметры тактовых с PLL, с которым работает LVDS Receiver?
Кто знает помогите пожалуйста!

Причина редактирования: Ошибка в написании слова приемник.

[barabek]

На PLL формируются две частоты 311,04 Fast clock, которой
стробируются входные данные и 77,76, которая проключается на
выход LVDS Reseiver.

Но данные-то 622,08Mb!

Я с LVDS не работал, но может он работает DDR, т.е. по 2-м фронтам, тогда и частота клока нужна в 2 раза меньше. Нет?