помогите разобраться с bidir пинами и шинами, несинтезируется общая шина Опции

[AlexRayne]

здраствуйте. сижу в ква 9,1
рабочий проект перестал компилироваться с моими самописными на верилоге модулями. в модулях на общую шину вешаются регистры со своими стробами чтения и записи.
наваял тест с попыткой использования шины и пот что получилось:
когда общая шина используется чисто внутри без попытки вывода наружу ( из кристала) - все синтезируется.
при попытке вывести состояние шины наружу без разницы чем - чисто выходами, берез буферы или инверторы, синтез рубится с сообщениями вида:
Error: The pin "pin_name15[3]" has multiple drivers due to the conflicting nodes "tst_tribuf:inst|tst_tribuf_gate:inst2|lpm_bustri0:inst6|tridata[3]" and "tst_tribuf:inst|tst_tribuf_gate:inst1|lpm_bustri0:inst6|tridata[3]"

помогите понять чего я делаю нетак?

Сообщение отредактировал AlexRayne - Sep 25 2010, 13:18

[des00]

с помошью телепатии выдвигаю версию о том, что у вас адреса чтения шины одинаковые у более чем двух слейвов.

[CaPpuCcino]

код давайте, пожалуйста. у меня сегодня вообще телепатический канал сильно зашумлён (читал 7 раз, так и не настроился). думаю адреса здесь всё-таки не причём, конфликтует всё-таки три-стабильный пин.
ЗЫЖ можно кстати устроить тотализатор