Работа с ПЛИС, фирмы Actel Опции

[Maverick]

Если кто-то работал с ПЛИС данной фирмы (см. название топика) откликнетесь, ПЛИЗ!

Есть вопросы по работе с такой платой
PS Недавно начал работать - есть вопросы.

[vitus_strom]

Не совсем понял вопроса - попдробней если можно - что вы подразумеваете:
а) под микропроцессорной системой
б) под тактовой частотой


Вы хотите затянуть клок в чип? Или что то еще?

[Maverick]

Не совсем понял вопроса - попдробней если можно - что вы подразумеваете:
а) под микропроцессорной системой
б) под тактовой частотой


Вы хотите затянуть клок в чип? Или что то еще?

Можно общую инфу почитать здесь
Здесь более подробно расписано
В общем вопрос состоит в следующем как с пина завести в схему тактовую частоту. Мне не доступен в программе для назначения распиновки данный пин, который указан в даташите на отладочную плату.
Например есть счетчик в ПЛИС - как подать на него в "железе" тактовую частоту?

[Джеймс]

Вот Вы опять в своем стиле. С Actel работал много кто, а вот со SmartFusion, который Вам собственно и нужен, пока единицы.

В общем вопрос состоит в следующем как с пина завести в схему тактовую частоту. Мне не доступен в программе для назначения распиновки данный пин, который указан в даташите на отладочную плату.

Это что - инженерное описание проблемы, я извиняюcь? (вы там еще вроде Канта цитируете в подписи на тему умения задавать вопросы...) А того, кто вызовется вам помочь, вы отсылаете на сайт www.actel.com с предложением прочитать несколько десятков документов объемом под сотню мегабайт??

Для начала огласите:
1) Наименование кристалла
2) Номер пина, на который заводите частоту
3) IO-макрос, который используется на входе
4) Версия Actel Designer
5) Чем получен EDIF (синтезатор..)

В заключение присоединяю скриншот, на котором можно видеть, что пин, на который заведена частота на ките, успешно назначен на свое место.

Эскизы прикрепленных изображений

 

[Maverick]

Вот Вы опять в своем стиле. С Actel работал много кто, а вот со SmartFusion, который Вам собственно и нужен, пока единицы.

Это что - инженерное описание проблемы, я извиняюcь? (вы там еще вроде Канта цитируете в подписи на тему умения задавать вопросы...) А того, кто вызовется вам помочь, вы отсылаете на сайт www.actel.com с предложением прочитать несколько десятков документов объемом под сотню мегабайт??

Для начала огласите:
1) Наименование кристалла
2) Номер пина, на который заводите частоту
3) IO-макрос, который используется на входе
4) Версия Actel Designer
5) Чем получен EDIF (синтезатор..)

В заключение присоединяю скриншот, на котором можно видеть, что пин, на который заведена частота на ките, успешно назначен на свое место.

Я сам не знаю где копать прочитал много, но ничего конкретного не накопал, из-за этого и послал на сайт. Чтобы других не вводить заблуждение. Приношу за это свои извинения!
В самом первом сообщении я даю ссылку на страницу сайта с отладочной платой. Там сразу после фотографии приводится кристалл ... Ладно по порядку:
1. Кристалл A2F200M3F-FGG484ES
Datasheet на ПЛИС
2. RC генератор находится внутри ПЛИС. Подключается к ПЛИС просто кварц. Пины:
Документ по отладочной плате здесь
стр 20-21
Название раздела
20 MHz Oscillator
32.768 KHz (Low-Power) Oscillator

Программа I/O attribute editor (Ваш скриншот этой программы) - в выпадающем списке пинов - пин для клока я не вижу. Прочитал что вроде для этих целей есть библиотечный макрос RCOSC - для подключения тактовой частоты с внутреннего RC генератора. Если можно подтвердите эту информацию или опровергните.
3. Описал обычный счетчик и хочу его работу увидеть осциллографом - никакие дополнительные буферы не подсоединял. Пользовался текстовым редактором, где сделал VHDL описание 32 разрядного счетчика. Потом попробовал про синтезировать и от Designer получить файлы для прошивки. Все ОК - проверка прошла и все ПО работает! Далее попытался сделать распиновку для ПЛИС сигналов (Программа I/O attribute editor (Ваш скриншот этой программы)). Но вот тут и возникла проблема с заданием для сигнала clk счетчика задать пин от которого приходит глобальная тактовая частота. Потом заново прошел бы пройденный путь и все - можно программировать.
4. Версия ПО последняя.
5. Встроенным синтезатором (Sinplify).

Насколько я понял из бегло прочитанного, напрямую с пина клок не завести (вроде в схеме КИТа нет юзеровских выводов, подключенных к генераторам). Следовательно надо использовать частоты, имеющиеся в MSS. Для этого используется FIC - контроллер интерфейса между MSS и фабрикой. Конфигурирование его либо через SoftConsole либо smartdesign либо ручками. Подробнее разбираться не стал. Читай SmartFusion_MSS_UG.pdf, mss_fic_config_ug_1.pdf, SmartFusion_Fabric_UG.pdf по приведенным тобой ссылкам.

Спасибо! С Вами согласен, но вопрос как это сделать.
Читал - пока ничего не накопал конкретного. В Xilinx, Altera клок заводился напрямую с пина и была возможность ее задания (о чем пишет Джеймс). Здесь (для семейств Fusion, SmartFusion) сделано по другому - мое мнение (RC генератор находится внутри ПЛИС). Самое обидное что примеров с использованием встроенного микропроцессора - много. А примера с обычным счетчиком нет.

[Джеймс]

В общем вопрос состоит в следующем как с пина завести в схему тактовую частоту.

RC генератор находится внутри ПЛИС. Подключается к ПЛИС просто кварц.

Ну так первое и второе это же совершенно разные вещи! Для второго нужен макрос XTLOSC. А есть еще внутренний RC-генератор, который и кварца не требует! (ниже пишите про RCOSC)

Прочитал что вроде для этих целей есть библиотечный макрос RCOSC - для подключения тактовой частоты с внутреннего RC генератора. Если можно подтвердите эту информацию или опровергните.

Есть макрос RCOSC. Насколько я понял, выход с XTLOSC или RTOSC должен проходить еще через CLKSRC. Больше ничего подтвердить не могу, т.к. со SmartFusion еще не работал. Это совершенно новое семейство! Как видите Вы здесь первый кто с ним начал разбираться. Могу дать дельный совет - обратитесь в службу технической поддержки.

[Maverick]

Ну так первое и второе это же совершенно разные вещи! Для второго нужен макрос XTLOSC. А есть еще внутренний RC-генератор, который и кварца не требует! (ниже пишите про RCOSC)



Есть макрос RCOSC. Насколько я понял, выход с XTLOSC или RTOSC должен проходить еще через CLKSRC. Больше ничего подтвердить не могу, т.к. со SmartFusion еще не работал. Это совершенно новое семейство! Как видите Вы здесь первый кто с ним начал разбираться. Могу дать дельный совет - обратитесь в службу технической поддержки.

Спасибо! В службу технической поддержки писать придется, т.к. вчера захотел проверить прочитанное (по сути что Вы написали) на практике. Начал делать файл для схемотехнического редактора, чтобы подсоединить эти макросы к счетчику. Так мне ПО выдало (см. вложение). Захожу по этому пути с помощью проводника Windows, а папки-то действительно нет, хотя для других семейств имеются. Ладно думаю... Может я ошибся при установке, нашел другой свободный компьютер на работе - поставил все ПО от Actel (со всеми галочками). Проверяю - такая же ошибка. Таким образом, ПО от Actel не дало библиотеки библиотечных элементов для схемотехнического редактора - мое мнение.

2Maverick: Что-то я никак не пойму, зачем Вы пытаетесь тащить CLK c пина. Насколько я понял, вытащить MSS-шный клок на FPGA-фабрику можно примерно так:
1) Импортируйте свой VHDL-файл cо счетчиком в проект.
2) Сконфигурируйте FIC в MSS-конфигураторе, включив например AHBlite-интерфейс.
3) Сконфигурируйте внутри MSS остальные блоки, которые планируете использовать.
4) Вставьте в Smartdesign MSS и свой счетчик
5) Мапьте AHB clock из FIC и входной клок свеого счетчика

вроде как-то так

Если же Вам непременно нужен внешний клок то тащите его с юзер-I/O, например с того, что предложил Джеймс.
Ну и совсем брежу: если Вам не нужен MSS, зачем вы купили ТАКОЙ кит.

Я просто пытаюсь завести на счетчик тактовую частоту...
В ПЛИС семейств Fusion, SmartFusion встроен внутренний RC генератор - это первые такие ПЛИС (во всяком случае я о других не слышал). Всегда для ПЛИС использовался внешний кварцевый генератор и тактовая частота заводилась на разработанную цифровую логику указанием для сигнала clk (тактовая частота для разработанной цифровой схемы в ПЛИС) номер/названия пина.
По Вашему мнению если в ПЛИС сделан процессор то я его всегда должен использовать, если я даже отлаживаю цифровую схему, которая работает автономно от процессора. Например у Xilinx в серии(семейства) Virtex II встроен процессор Power PC, так можно было использовать программируемую логику без участия самого процессора. Здесь мне кажется это тоже должно быть - примерно, а может точно так как описывает Джеймс, проверю на практике - отпишусь. Мое мнение - должно быть подобное - тактовая частота (сигнал clk) просто заводится на цифровую схему например через какой-то библиотечный макрос, который берет тактовую частоту с внутреннего RC генератора. Другими словами, на разработанную цифровую схему с помощью библиотечного макроса будет подаваться тактовая частота от внутреннего RC генератора. Это и описывает на мой взгляд Джеймс и я это понял из прочитанного мною материала.

Эскизы прикрепленных изображений

 

[Джеймс]

Мое мнение - должно быть подобное - тактовая частота (сигнал clk) просто заводится на цифровую схему например через какой-то библиотечный макрос, который берет тактовую частоту с внутреннего RC генератора. Другими словами, на разработанную цифровую схему с помощью библиотечного макроса будет подаваться тактовая частота от внутреннего RC генератора.

Да. За одним добавлением. У Вас есть 3(!) возможности:
1) Завести частоту напрямую с разъема на ките (в моем первом сообщении со скриншотом содержится ошибка - 50MHz по схеме выход, а не вход). Штатно на ките кварц. генератора судя по всему нет.
2) Задействовать кварцевый резонатор (стр. 21 в A2F_EVAL_KIT_UG.pdf) при помощи макроса XTLOSC.
3) Задействовать внутренний генератор на 100MHz при помощи макроса RCOSC.

То, что Вы начали делать во ViewDraw, можно сделать в Actel Libero в SmartDesign. Я кстати попытался, но - среди макросов XTLOSC вообще отсутствует. RCOSC имеется. CLKSRC тоже есть.

[Maverick]

Да. За одним добавлением. У Вас есть 3(!) возможности:
1) Завести частоту напрямую с разъема на ките (в моем первом сообщении со скриншотом содержится ошибка - 50MHz по схеме выход, а не вход). Штатно на ките кварц. генератора судя по всему нет.
2) Задействовать кварцевый резонатор (стр. 21 в A2F_EVAL_KIT_UG.pdf) при помощи макроса XTLOSC.
3) Задействовать внутренний генератор на 100MHz при помощи макроса RCOSC.

То, что Вы начали делать во ViewDraw, можно сделать в Actel Libero в SmartDesign. Я кстати попытался, но - среди макросов XTLOSC вообще отсутствует. RCOSC имеется. CLKSRC тоже есть.

Спасибо за помощь! Будем пробовать и разбираться далее...
Еще вопрос у Вас появляется такая ошибка при работе с этим новым семейством ПЛИС (SmartFusion) и имеется ли библиотека макросов для этого семейства (SmartFusion)? Скриншот ошибки в предыдущем посте.

[Джеймс]

Спасибо за помощь! Будем пробовать и разбираться далее...
Еще вопрос у Вас появляется такая ошибка при работе с этим новым семейством ПЛИС (SmartFusion) и имеется ли библиотека макросов для этого семейства (SmartFusion)? Скриншот ошибки в предыдущем посте.

У меня тоже нет этой библиотеки SmartFusion для ViewDraw.

Попытался использовать макрос RCOSC в "голом" проекте без микропроцессора (в SmartDesign), тоже со счетчиком. Не получилось - Designer выдал ошибку
Error: CMP484: Illegal connection between instance 'RCOSC_0' and instance
The On-chip RC oscillator can only drive the input clocks CLKA, CLKB and CLKC of the MSS_CCC and FAB_CCC macros
Так что похоже без MSS действительно не обойтись...

[Maverick]

У меня тоже нет этой библиотеки SmartFusion для ViewDraw.

Попытался использовать макрос RCOSC в "голом" проекте без микропроцессора (в SmartDesign), тоже со счетчиком. Не получилось - Designer выдал ошибку
Error: CMP484: Illegal connection between instance 'RCOSC_0' and instance
The On-chip RC oscillator can only drive the input clocks CLKA, CLKB and CLKC of the MSS_CCC and FAB_CCC macros
Так что похоже без MSS действительно не обойтись...

Спасибо за помощь! Светодиоды на плате замигали - вывел старшие 8 разрядов от 32 разрядного счетчика, работающего на тактовой частоте 100 МГц.
Может FAE_SKV, прольет свет по этому поводу (отсутствия библиотек).

PS Никто не желает присоединиться

[FAE_SKV]

Спасибо за помощь! Светодиоды на плате замигали - вывел старшие 8 разрядов от 32 разрядного счетчика, работающего на тактовой частоте 100 МГц.
Может FAE_SKV, прольет свет по этому поводу (отсутствия библиотек).

PS Никто не желает присоединиться

Первое. Не используйте ViewDraw - это атавизм Libero. Он пока присутствует для совместимости с проектами, сделанными в более ранних версиях Libero, где не было графического редактора SmartDesign. Библиотек под него нет и не будет.

Второе. Проект для SmartFusion без процессора не сделать. Если не нужен процессор используйте семейство Fusion.
Примитивы, такие как RCOSC предназначены для Fusion и SmartFusion A2F500, где есть вторая PLL на которую можнозаводить частоту с RCOSC. В A2F200, которая стоит на плате кита, только одна PLL, которая конфигурится через MSS.
Не надо воспринимать MSS как конфигуратор именно микропроцессорной части. Это графическая оболочка для конфигурации аппаратной цифровой и аналоговой частей ПЛИС.
Блок ClkockManagement конфигурирует тактовые частоты как для процессорной части, так и для аналоговой и для ПЛИС.

[Maverick]

Первое. Не используйте ViewDraw - это атавизм Libero. Он пока присутствует для совместимости с проектами, сделанными в более ранних версиях Libero, где не было графического редактора SmartDesign. Библиотек под него нет и не будет.

Второе. Проект для SmartFusion без процессора не сделать. Если не нужен процессор используйте семейство Fusion.
Примитивы, такие как RCOSC предназначены для Fusion и SmartFusion A2F500, где есть вторая PLL на которую можнозаводить частоту с RCOSC. В A2F200, которая стоит на плате кита, только одна PLL, которая конфигурится через MSS.
Не надо воспринимать MSS как конфигуратор именно микропроцессорной части. Это графическая оболочка для конфигурации аппаратной цифровой и аналоговой частей ПЛИС.
Блок ClkockManagement конфигурирует тактовые частоты как для процессорной части, так и для аналоговой и для ПЛИС.

Спасибо! Все понял.
Любопытство:
Получается что Actel в будущем вообще откажутся от схемотехнического редактора, я правильно понимаю? Почему "ViewDraw - это атавизм Libero", если можно поподробнее? Как быть людям которые работают в схемотехническом редакторе и не знают языков описания аппаратуры (VHDL/Verilog)? Просто этим людям без библиотек схемотехнических элементов становится не возможным производить разработку собственной цифровой схемы на данном семействе ПЛИС.
PS Просто на работе такие люди еще остались...

[FAE_SKV]

Спасибо! Все понял.
Любопытство:
Получается что Actel в будущем вообще откажутся от схемотехнического редактора, я правильно понимаю? Почему "ViewDraw - это атавизм Libero", если можно поподробнее? Как быть людям которые работают в схемотехническом редакторе и не знают языков описания аппаратуры (VHDL/Verilog)? Просто этим людям без библиотек схемотехнических элементов становится не возможным производить разработку собственной цифровой схемы на данном семействе ПЛИС.
PS Просто на работе такие люди еще остались...

Почему не будет? А SmartDesign? В нем можно собирать не только процессорные системы. Есть каталог с библиотеками примитивов, макросов, IP-ядер с помощью которых можно нарисовать схему. На схему можно добавлять модули, созданные в SmartDesign или HDL языке, создавая иерахические проекты. Пока еще есть проблемы и обойтись без использования языков программирования невозможно, но они решаются.
Или что ты подразумеваешь под "схемотехническим элементом"? Аналоги конкретных микросхем?

И еще. Libero в его сегодняшнем виде всего пару лет. До 8-й версии он был совершенно другим. Это был по-сути текстовый редактор с трассировщиком. Назвать его средой разработки было тяжело.

[Maverick]

Или что ты подразумеваешь под "схемотехническим элементом"?

Я понимаю под "схемотехническим элементом" (иногда называю схемотехническими макросами или примитивами. PS Просто не знаю как правильно называются.) - стандартный набор элементов (элементы AND, OR, XOR и т.д. с разным количеством входов, различный набор триггеров, регистров, дешифраторы, мультиплексоры и т.д), в общем такую же библиотеку элементов, которая представлена в схемотехническом редакторе ViewDraw для других семейств ПЛИС.
Наверное (как Вас понял) как решение можно с помощью SmartGen получить все эти элементы (в виде IP-ядер). И в SmartDesign уже производить соединение. Правильно?

Есть каталог с библиотеками примитивов, макросов, IP-ядер с помощью которых можно нарисовать схему. На схему можно добавлять модули, созданные в SmartDesign или HDL языке, создавая иерахические проекты.

Можно подробнее... Просто я как понял каталога с библиотеками примитивов, макросов - нет. Или это только для схемотехнического редактора ViewDraw , а для SmartDesign - есть?

[FAE_SKV]

Я понимаю под "схемотехническим элементом" (иногда называю схемотехническими макросами или примитивами. PS Просто не знаю как правильно называются.) - стандартный набор элементов (элементы AND, OR, XOR и т.д. с разным количеством входов, различный набор триггеров, регистров, дешифраторы, мультиплексоры и т.д), в общем такую же библиотеку элементов, которая представлена в схемотехническом редакторе ViewDraw для других семейств ПЛИС.
Наверное (как Вас понял) как решение можно с помощью SmartGen получить все эти элементы (в виде IP-ядер). И в SmartDesign уже производить соединение. Правильно?

В общем да. Только теперь отдельно SmartGen нет. Он входит в Libero под названием Catalog. Примитивы (И, ИЛИ, и т.д) в Libero называются макросами. Их надо из каталога перетащить мышкой на поле открытой схемы SmartDesign. Все остальные можно либо перетащить на пле схемы, либо дважды кликнуть по названию. Откроется форма конфигурации. После конфигурации элемент добавиться в проект, а если в окне была открыта схема SmartDesign, то и в эту схему.

Можно подробнее... Просто я как понял каталога с библиотеками примитивов, макросов - нет. Или это только для схемотехнического редактора ViewDraw , а для SmartDesign - есть?

Есть все библиотеки для SmartDesign. Для ViewDraw нет.

Посмотри файл. Там коротко описано, в том числе, как сделать схему в SmartDesign.

 Creating_a_project_in_LiberoIDE.pdf ( 1.05 мегабайт ) Кол-во скачиваний: 1611

[Maverick]

Вопрос как производить моделирование для разработанной цифровой схемы
- в связке со встроенным микропроцессором;
- без встроенного микропроцессора - независимая цифровая схема описанная на VHDL.
Собственно вопрос - как моделировать глобальную тактовую частоту, которую необходимо подать на разработанную цифровую схему (хотя бы без встроенного микропроцессора). Пытался вытянуть с VHDL файла, который генерируется SmartDesign, чтобы вставить как компонент в testbench файл. Но сразу возникла проблема - у этого компонента нет входа для подачи глобальной тактовой частоты.
PS Как альтернативный путь - сделать параллельный проект на другом семействе (например ProAsic3). Провести полную разработку цифровой схемы описанная на VHDL, с проведением моделирования работы на каждом этапе. А потом перейти к проекту на SmartFusion. С помощью SmartDesign произвести соединение встроенного микропроцессора и разработанной цифровой схемы. Произвести программирование ПЛИС. И дальнейшую отладку, уже в связке со встроенным микропроцессором производить "в железе".

[Maverick]

Вопрос как производить моделирование для разработанной цифровой схемы
- в связке со встроенным микропроцессором;
- без встроенного микропроцессора - независимая цифровая схема описанная на VHDL.

Разобрался...

Спасибо!

[Maverick]

Возник еще вопрос:
Сделал проект в SmartDesign (без процессора - логика описанная на VHDL) - моделирование на всех этапах проходит прекрасно. Захотел посмотреть в синтезаторе Synplify RTL и Technjlogy design. Для чего соответственно нажал кнопки на панели RTL View и Technjlogy View. Но "внутренности" описанного компонента на VHDL, т.е. схемотехнику разработанного компонента Synplify показывать не хочет. И пишет при этом

License checkout: synplifypro_acteloem
License: synplifypro_acteloem node-locked

В чем причина? Что-то с лицензией, тогда как это исправить?

[FAE_SKV]

Возник еще вопрос:
Сделал проект в SmartDesign (без процессора - логика описанная на VHDL) - моделирование на всех этапах проходит прекрасно. Захотел посмотреть в синтезаторе Synplify RTL и Technjlogy design. Для чего соответственно нажал кнопки на панели RTL View и Technjlogy View. Но "внутренности" описанного компонента на VHDL, т.е. схемотехнику разработанного компонента Synplify показывать не хочет. И пишет при этом

В чем причина? Что-то с лицензией, тогда как это исправить?

Какая версия Libero? Если ниже 9.0SP1, то по умолчанию в качестве синтезатора используется Synplify (самый простой). Чтобы посмотреть результат в виде схемы нужен Synplify Pro.
В Libero открой профиль (меню Project-> Profiles). Посмотри какая версия синтезатора Synplify используется. Для этого выбери пункт Synplify AE и нажми кнопку View. Если версия Libero ниже 9.0SP1, то в Location будет указан synplify.exe. Надо добавить в профиль проекта Synplify Pro. В окне Profiles нажми кнопку Add и найди файл synplify_pro.exe. Он лежит в папке C:\Actel\Libero_v9.0\Synopsys\synplify_D200912A\bin\synplify_pro.exe (по-умолчанию, если Libero устанавливалось на диск C). В поле имени можешь набрать любое имя. В пункте Select tool integration выбираешь Synplify и жмешь ОК. Появиться новый пункт в профиле для раздела Synthesis. При создании нового проекта надо выбирать в профиле его.
В Libero начиная с версии 9.0SP2 в пункте Synplify AE уже сразу прописан SynplifyPro.

[Maverick]

Версия

Version: 9.0.3.4
Release: v9.0 SP2A

Правда обновлял с версии кажется (точно не помню) 9.0.1.5 SP1

В Libero открой профиль (меню Project-> Profiles). Посмотри какая версия синтезатора Synplify используется. Для этого выбери пункт Synplify AE и нажми кнопку View.

Сделал. Скриншот экрана с настройками во вложении.
Версия Synplify во вложении.

Он лежит в папке C:\Actel\Libero_v9.0\Synopsys\synplify_D200912A\bin\synplify_pro.exe (по-умолчанию, если Libero устанавливалось на диск C).

Проверил - путь совпадает.

Вот это пишет Synplify в логах при старте

%
project -load shemaa_syn.prj
Note: redirecting TCL stdout to log file stdout.log
Note: redirecting TCL stderr to log file stderr.log
line 3873, col 57: Option set not found: vcs_actel_smart_fusion_lib.


Starting: C:\Actel\Libero_v9.0\Synopsys\synplify_D200912A\bin\mbin\synplify.exe
Install: C:\Actel\Libero_v9.0\Synopsys\synplify_D200912A
Date: Fri Oct 01 15:18:28 2010
Version: D-2009.12A


Arguments: -product synplify_pro shemaa_syn.prj
ProductType: synplify_pro

License checkout: synplifypro_acteloem
License: synplifypro_acteloem node-locked

Дополнительно
Попытался вручную прописать все как Вы советуете - не помогло. для этого создал новый проект. Все равно пишет

%
project -load shemaa_syn.prj
Note: redirecting TCL stdout to log file stdout.log
Note: redirecting TCL stderr to log file stderr.log
line 3873, col 57: Option set not found: vcs_actel_smart_fusion_lib.


Starting: C:\Actel\Libero_v9.0\Synopsys\synplify_D200912A\bin\mbin\synplify.exe
Install: C:\Actel\Libero_v9.0\Synopsys\synplify_D200912A
Date: Fri Oct 01 15:41:39 2010
Version: D-2009.12A


Arguments: -product synplify_pro shemaa_syn.prj
ProductType: synplify_pro

License checkout: synplifypro_acteloem
License: synplifypro_acteloem node-locked

Почему не понятно: путь на сриншоте один (который нужен), а стартует программа по другому пути (смотри приведенные логи) ???

Эскизы прикрепленных изображений

 

[Maverick]

вопрос остался в силе