Как заставить PHY Ethernet отправлять и получать пакеты Опции

[Shevnnov]

Всем доброго дня!
Продолжаю разрабатывать свой MAC блок. Столкнулся с очерендой проблемой - сейчас пытаюсь отладить свой компонент на плате Nios Embedded Evaluation Kit на Cyclone III. Встраиваю компонент в стандартный пример системы идущей вместе с платой. Драйверы, RTL проверены симуляцией (только увы не на этом Kit'e а на другом от Cyclone II - т.к. от платы никак не хочет симулироваться jtag_uart (( ) Порты моего компонента рукам прописываю в топовом файле quartus-проекта. Пины использую те, что были забиты ранее для tse (HC_RX_D, HC_RX_CLK и т.д.). RESET_N assign'ом присваиваю 1. Компилирую всё это. Всё более-менее, прошивка создается. Заливаю её в ПЛИС'ку запускаю программу - ничего не происходит. Регистры компонента вроде считываются - но попытка передать и принять набор данных (не ethernet-кадр а просто набор бит длиной 64 байта) не приводят ни к чему.
По структуре сейчас реализована RX часть, слушающая RX-порты MII интерфейса, и TX часть, отправляющая данные по TX интерфейсу (и то урезанно, реализованы порты RX_CLK, RXD, RX_DV, TX_CLK, TXD, TX_EN). MDC и MDIO поддержки нет.
Вопрос где искать подвох? Он может быть везде, но хотелось бы узнать примерные советы для проверки от людей, которые сталкивались с MAC'ом.

[Shevnnov]

Проблема решилась. Был неправильный адрес PHY (нужно было обращаться по адресу 01h). Был еще один коск - я сначала присваивал занчению MDC ноль и единицу, а потом считывал при получении ответа от PHY, а надо наодборот (это видно если посмотреть временные диаграммы в документации к чипу).
Есть два вопроса - 1) можно ли менять адрес PHY чипа, и как это делается?
2) почему когда я записываю в 15 бит в поле данных MDIO-кадра 1 (этот бит отвечает за SW_RESET) он у меня вешается конкретно. В документации сказано что он 3мкс не отвечать будет - но мне кажется что проходит больше времени, а ответа нет ((