32х битный SPI, чем и как принять поток?, АЦП AD7764 Опции

[draqon]

Доброго времени суток.
Необходимо получать поток от АЦП AD7764, он работает по SPI, длина слова 32 бита, АЦП - мастер, сигнал словной синхронизации активен в течение передачи всех 32 бит. Скорость потока 10 (20) Мбит/c.

Использовать плис оочень не хочется, по скорости обработки вполне подходят Picolo (F28ая серия), да и MSP430, их и хотелось использовать, но как втащить в них 32битный SPI поток??? У F28 16-битный SPI, у MSP430 - 8битный.

Подскажите пожалуйста какое-нибудь решение, может есть процы с 32битным SPI, или можно как-то принять такой поток на F28?

[draqon]

Да, это я уже нашел, спасибо, и там есть McBSP в режиме SPI с поддержкой ДМА, проблема в тактировании SPI
А какой процессор Вы можете посоветовать, который переверит 20 МГц тактирование в режиме SPI Slave? (Причем сам поток данных 10 Мбит/с)
Смотрел семейство TMS320F28x3x, но насколько понял они выше 12.5Мгц на приеме в слэйве не потянут (

Это из ДШ на TMS320F28x3x
"Internal clock prescalers must be adjusted such that the SPI clock speed is limited to the following SPI clock rate:
Master mode transmit 25-MHz MAX, master mode receive 12.5-MHz MAX
Slave mode transmit 12.5 -MHz MAX, slave mode receive 12.5 -MHz MAX."
Причем одновременно:
"MAX LSPCLK = 75 MHz for 150 MHz devices and 100 MHz for 100 MHz devices."
"tc(SPC) = SPI clock cycle time = LSPCLK/4 or LSPCLK/(SPIBRR + 1)

Блин, там обработки на 10, ну может 20 с хорошим запасом MMACS, а вот чем втянуть такой поток - не могу найти (

Сообщение отредактировал draqon - Oct 5 2010, 23:39

[Абырвалг]

Это из ДШ на TMS320F28x3x
"Internal clock prescalers must be adjusted such that the SPI clock speed is limited to the following SPI clock rate:
Master mode transmit 25-MHz MAX, master mode receive 12.5-MHz MAX
Slave mode transmit 12.5 -MHz MAX, slave mode receive 12.5 -MHz MAX."

Вот те нате, хрен из под кровати. В ревизиях даташита от October 2005 и May 2006: SPI clock Frequency MAX 20 MHz

А в MAY 2010 есть та приписка, что ты привел. У меня в приборе TMS через SPI опрашивает АЦП с частотой 18.75 МГц. Работает исправно но, как выясняется, имеет право не работать.

Причем одновременно:
"MAX LSPCLK = 75 MHz for 150 MHz devices and 100 MHz for 100 MHz devices."
"tc(SPC) = SPI clock cycle time = LSPCLK/4 or LSPCLK/(SPIBRR + 1)

Здесь нет противоречия. tc(SPC) определяется по этой формуле, но на него распространяется ограничение, что выше.

А какой процессор Вы можете посоветовать, который переверит 20 МГц тактирование в режиме SPI Slave? (Причем сам поток данных 10 Мбит/с)

У Delfino Microcontrollers (TMS320C28346, TMS320C28345, TMS320C28344, TMS320C28343, TMS320C28342, TMS320C28341):

Master mode transmit 25-MHz MAX, master mode receive 12.5-MHz MAX
Slave mode transmit 20-MHz MAX, slave mode receive 20-MHz MAX.

[sysel]

У меня есть 2 проекта на данных АЦПшках

В первом проекте ODR(output data rate) = 65536 sps. Сигналы интерфейса принимаю на ПЛИС. Проблем нет.

Во втором проекте ODR(output data rate) = 3600 sps. Сигналы интерфейса принимаю на SPI порт LPC1754.
Здесь проблема: после приёма первых 16 бит надо очень быстро (за 1 такт клока SPI) среагировать на окончание приёма данных и считать принятое значение. Т.к. у этого МК нет FIFO на SPI.

В режиме SSP с первой попытки принять не удалось: в требуемом режиме (CPOL = не помню чему,CPHA = не помню чему, но соответствует таймингам AD7764) SSP почему-то хочет, чтобы линию CS после первых 16 бит дёрнул на 1 такт в 1, а потом пришли бы оставшиеся 16 бит.

Вот и пришлось принимать на SPI, благо ODR маленькая.

Вообще AD7764 имеют интерфейс удобный для использования со "SPORT"-интерфейсом ADшных DSP(например Blackfin).

Есть аналогичные АЦПшки у TI (ADS12xx), с которыми связь с МК организовывать гораздо проще:

На шине SPI они SLAVE, можно этот SPI 3.3 В запитать.
Ловите прерывание, а потом до следующего неспешно читаете данные с удобной для Вас скоростью.